[发明专利]一种时钟恢复装置及方法

说明书

技术领域

本发明涉及通信系统中的数字信号接收机，尤其涉及一种时钟恢复装置及方法。

背景技术

在通信系统的信号接收机中，需要解决采样点与发送端信号不同步的问题，解决了同步的问题才能得到正确的信号，时钟恢复就是为了实现两者的同步。

如图1所示，数字时钟恢复电路通常包括依次相连的ADC(模数转换器)、插值滤波器、数字鉴相器、数字环路滤波器和数控振荡器(NCO)，并且，NCO的信号反馈到插值滤波器。

上述的数字时钟恢复电路只能得到与发送端信号同步的样值序列，而无法为芯片提供同步时钟，对需要同步时钟的芯片需要外接时钟信号，并且需要控制外接的时钟信号与发送端信号同步，显然增加了设备实现的难度及成本。

发明内容

本发明要解决的技术问题是提供一种时钟恢复装置及方法，解决数字时钟恢复电路无法提供同步时钟的问题，实现在输出同步样值的同时提供同步时钟。

为解决上述技术问题，本发明的一种时钟恢复装置，包括：依次相连的模数转换器、数字信号处理电路、数模转换器和压控振荡器，压控振荡器还与模数转换器相连，其中：

模数转换器，将接收到的模拟信号转换为数字信号，将该数字信号发送给数字信号处理电路；

数字信号处理电路，对接收到的数字信号进行鉴相和滤波处理，得到数字时钟误差信号，将该数字时钟误差信号发送给模数转换器；

模数转换器，将接收到的数字时钟误差信号转换为控制电压信号，将该控制电压信号发送给压控振荡器；

压控振荡器，根据接收到的控制电压信号生成同步时钟，并将该同步时钟输出给模数转换器。

进一步地，数字信号处理电路包括：数字鉴相器和数字环路滤波器；

数字鉴相器，接收模数转换器发送的数字信号，对该数字信号进行鉴相处理，得到相位误差信号，将该相位误差信号发送给数字环路滤波器；

数字环路滤波器，抑制所接收到的相位误差信号的噪声和高频分量，得到数字时钟误差信号，将该数字时钟误差信号发送给模数转换器。

进一步地，数字信号处理电路还包括信号去变形处理器，该信号去变形处理器分别与模数转换器和数字鉴相器相连；

信号去变形处理器，从模数转换器接收数字信号，对接收到的数字信号进行去变形处理，得到可恢复时钟的信号，并将该可恢复时钟的信号发送给数字鉴相器。

进一步地，数字信号处理电路还包括重采样电路，该重采样电路分别与模数转换器和数字鉴相器相连；

重采样电路，从模数转换器接收数字信号，对接收到的数字信号进行重采样，得到数字鉴相器所需采样率的数字信号，并将该数字信号发送给数字鉴相器。

进一步地，一种相干接收机，包括：混频器和相连接的时钟恢复装置，该时钟恢复装置包括：依次相连的模数转换器、数字信号处理电路、数模转换器和压控振荡器，压控振荡器还与模数转换器相连，其中：

混频器，将从本地振荡器接收到的本振信号与接收到的待混信号进行混频，将混频后的信号发送给模数转换器；

模数转换器，将接收到的模拟信号转换为数字信号，将该数字信号发送给数字信号处理电路；

数字信号处理电路，对接收到的数字信号进行鉴相和滤波处理，得到数字时钟误差信号，将该数字时钟误差信号发送给模数转换器；

模数转换器，将接收到的数字时钟误差信号转换为控制电压信号，将该控制电压信号发送给压控振荡器；

压控振荡器，根据接收到的控制电压信号生成同步时钟，并将该同步时钟输出给模数转换器。

进一步地，混频器混频后的信号为两路，I路信号和Q路信号，模数转换器为两个，对应接收I路信号和Q路信号，并将转换后得到的数字信号分别发送给数字信号处理电路；

数字信号处理电路包括数字鉴相器，该数字鉴相器接收I路信号和Q路信号，并对该I路信号和Q路信号进行共同鉴相处理，数字鉴相器采用组合逻辑电路，共同鉴相处理的公式为：P_d(k)＝I(k-1)·[I(k)-I(k-2)]+Q(k-1)·[Q(k)-Q(k-2)]，其中：P_d(k)为鉴相处理后的相位误差信号，I为I路信号样值，Q为Q路信号样值，k为样值序列号。

进一步地，混频器混频后的信号为两路，I路信号和Q路信号；

时钟恢复装置为两组，分别接收I路信号和Q路信号，分别对I路信号和Q路信号进行时钟恢复。

进一步地，一种时钟恢复方法，包括：

将模拟信号转换为数字信号后，对该数字信号进行鉴相和滤波处理，得到数字时钟误差信号；