[发明专利]接口装置、计算处理装置、接口生成装置以及电路生成装置

说明书

技术领域

本发明涉及接口装置、计算处理装置、接口生成装置以及电路生成装置， 其中该接口装置被适配为通过利用地址指定来执行数据传送的计算单元之间 的接口。

背景技术

通常，为了通过地址指定来进行数据传送，大容量存储器件被设置在计 算单元之间(例如，参考日本专利号3644380)。

图1是图示使用常规数据传送方法的计算处理装置的例子的框图。

图1所示的计算处理装置10包括第一计算单元11、第二计算单元12、 主存储单元13以及地址选择器14。

此外，在图1中，WDT、WADR、WCTL、RDT、RADR以及ADR分别 表示写数据、写地址、写控制信号、读数据、读地址以及所选的地址。

在图1所示的计算处理装置10中，将从第一计算单元11输出的写数据 WDT存储在主存储单元13中的由写地址WADR指定的位置处。

接着，在计算处理装置10中，第二计算单元12从存储器件中读取由读 地址RADR指定的位置处的数据，以便执行从第一计算单元11到第二计算 单元12的数据传送。

此外，通常，在大容量主存储单元的传送速率低并且花费太多的时间进 行数据传送的情况下，高速缓存(cache memory)被设置在计算单元和主存 储单元之间(例如，参考日本未审专利申请公开号8-16467)。

图2是图示使用高速缓存的计算处理装置的例子的框图。

通过将高速缓存15设置到图1所示的计算处理装置10的配置中，来配 置图2所示的计算处理装置10A。

在图2的计算处理装置10A中，暂时将从第一计算单元11输出的写数据 WDT写入到小容量、高速率的高速缓存15中。接着，第二计算单元12从高 速缓存15中读取由读地址RADR指定的数据，以执行从第一计算单元11到 第二计算单元12的数据传送。

高速缓存15以集中的方式，周期性地将存储在高速缓存15中的写数据 WDT写入到主存储单元13中。

此外，在由读地址RADR指定的数据不存在于高速缓存15中的情况下， 高速缓存15从与主存储单元13中的读地址RADR对应的存储器件中读取数 据，并将该数据输出为读数据RDT。

在图1所示的数据传送方法中，由于需要主存储单元具有与写地址 WADR和读地址RADR所指示的地址唯一对应的存储器件，所以，必须提供 大容量存储器件，因此存在的缺点是增加了电路的面积。

例如，在日本专利号3644380公开的技术中，如日本专利号3644380的 图13所示，当两个处理器互相通信时，需要使用连接到存储控制器的主存储 器。因此，存在的缺点是必须提供大容量存储器件。

在图2所示的数据传送方法中，减少了访问低速率主存储单元13的次数， 因此可以有效地实现高速率的数据传送。

然而，由于需要主存储单元13具有与写地址WADR和读地址RADR所 指示的地址ADR唯一对应的存储器件，因此必须提供大容量存储器件，导致 不利的问题是没有解决电路面积增加的问题。

例如，在日本未审专利申请公开号8-16467公开的技术中，如日本未审 专利申请公开号8-16467的图1所示，在现有技术中，高速缓存暂时存储从 主存储器中读取的数据、或者暂时存储将要被写入到主存储器的数据。

因此，在现有技术的配置中，不能在没有主存储器的情况下执行数据传 送。由于需要提供与地址唯一对应的存储器件，所以，存在的缺点是必须提 供大容量存储器件给主存储器。

如上所述，在图1和2所示的配置中，如果没有与从计算单元输出的地 址唯一对应的大容量存储器件，则存在的问题是可能不能进行数据传送。

因此，构思了从图2的配置中移除主存储单元的配置，并且如图3所示， 第一计算单元11和第二计算单元12通过仅使用高速缓存15来互相通信。

根据该配置，能够减少接口装置所需的存储器件的容量。

然而，在图3所示的配置中，虽然存在未被第二计算单元12读取的数据， 但第一计算单元11更新高速缓存15的内容，并因此，存在的问题是可能覆 写了第二计算单元12所需的数据。在这种情况下，可能不能进行正确的数据 传送。

此外，在图3所示的配置中，存在的问题是：需要增加存储在高速缓存 15中的数据的数量，以便减少对不能正确地进行数据传送的考虑。