[发明专利]一种电路机内测试的虚警仿真方法

说明书

技术领域

本发明涉及一种电路机内测试的虚警仿真方法，属于电子系统测试性技术领域。

背景技术

机内测试(Built-In Test，BIT)是指电子产品内部提供的检测和隔离故障的自动测试 能力，是电子产品的组成部分。BIT既是提高测试性水平的主要方法与手段，也是测试性设 计分析的重要内容。随着产品复杂性的提高，BIT已成为改善电子产品诊断能力的一种重要 途径。利用BIT自动检测和隔离故障，能够使电子产品的平均维修时间显著减小，提高电子 产品的可用性；利用BIT可以减少维修人员的数量、降低对维修人员的技术水平要求，进而 降低使用及保障费用。

虚警是BIT指示有故障而实际上不存在故障的现象。BIT的故障检测与隔离率越高，BIT 应用范围越多，则可能导致发生的虚警越多。虚警的出现使得BIT的正确指示率和有效性下 降，引发过多的维修活动而浪费测试与维修资源，在任务中有可能导致忽略真实故障造成严 重后果，影响安全性。国内外的工程实践历史都表明，虚警是BIT应用与发展历程中一直存 在的障碍，虚警产生的不利影响主要有：

(1)在电子产品工作过程中，虚警的存在降低了BIT正确指示故障数在发生故障总数中 所占的比例，导致BIT的正确指示率和有效性均有下降。

(2)在电子产品工作过程中，虚警导致操作者在无故障的情况仍需要采取措施来应对，具 体如采用备份工作模式、降级工作、切换工作余度甚至停止工作等。如果虚警率太高，操作 者会对BIT失去信任，会忽视甚至不管BIT指示，这在任务中是极为危险的，例如出现真实 故障时有可能造成严重不良后果，甚至影响安全。

(3)在电子产品工作过程中，BIT若出现故障指示，事后维修人员就需要进行检验和任务 后检查。之前发生的如果是虚警，则会引发无效的维修活动，还会降低系统的可用性。如果 虚警率太高，则失去了BIT改进系统维修性和简化维修的作用。

由于虚警大多发生于外场试验或实际使用阶段，测量与记录都较为困难，加上导致虚警 出现的原因较多且机理复现困难，所以至今为止，仍没有有效方法和手段来实现在设计阶段 对BIT进行虚警分析、复现与预测。目前关于BIT虚警问题的公开技术资料中，只有采用可 靠性试验方法和通过产品实物的试用、使用来发现BIT虚警的技术方法，没有利用仿真进行 BIT虚警分析的方法。

发明内容

本发明的目的是为了解决上述问题，提出一种电路机内测试的虚警仿真方法，主要通过 建立虚警仿真剖面模型和虚警诱发事件，并将其接入到电子电路BIT仿真模型中，实现虚警 的仿真分析和复现。

本发明的一种电路机内测试的虚警仿真方法，包括以下几个步骤：

步骤一：建立虚警仿真剖面模型；

1)、设定运行剖面模型和虚警仿真剖面模型的组成；

(1)运行剖面模型的组成；

运行剖面模型P_M为：

P_M＝(D，HT，EL，t_M)    (1)

式中：D——运行剖面模型中的扰动集合，D＝{d_i|i＝1～n}，di为电路运行中受到的第i次 扰动；n为扰动的总次数；HT——扰动的发生时间集合，HT＝{(ht_i，ct_i)|i＝1～n}，ht_i为第i 个扰动的开始时间；ct_i为第i个扰动的持续时间；EL——扰动对电路的影响位置集合， EL＝{el_i|i＝1～n}，el_i表第i个扰动在电路中的具体影响位置；t_M——运行剖面模型对应的 任务时长；

(2)虚警仿真剖面模型的组成；

虚警仿真剖面模型P_FA为：

P_FA＝(E，T，L，t_S)    (2)