[发明专利]低相噪全PMOS考比兹晶体振荡器放大器电路

说明书

技术领域

本发明涉及一种低相噪全PMOS考比兹晶体振荡器放大器电路，属于考比兹晶体振荡器放大器电路的技术领域。

背景技术

通信，计算机，导航系统，家电，电子钟表，都离不开时钟电路。不同应用对于时钟电路的精度要求不同，价格成本要求不同，因此要求电路的形式也不同。时钟生成电路有RC迟豫振荡器，环形振荡器，电感电容串并联谐振振荡器。特殊材料例如石英晶体，可以等效高品质电感电容串并联谐振腔。石英晶体配合放大器电路可以构成稳定度很高的时钟生成电路，一般叫晶体振荡器，简称晶振。放大器电路含有噪声，会对晶振生成的时钟稳定度造成影响，或者说会使产生的时钟周期造成抖动，表现在频率上，就是所谓的相位噪声。相位噪声作用很重要，例如，在无线通信接收机中，射频信号被锁相环生成的本振混频到中频乃至基带，本振所含的相位噪声就会降低接收到的中频或基带信号信噪比。

晶振应用广泛，通常锁相环的参考时钟就来自晶振，晶振放大器引入的相位噪声是锁相环生成的时钟信号中相位噪声的重要组成部分。降低晶振放大器的噪声，就能有利于提高时钟的稳定度。

石英晶体本身不会振动，必须依靠放大器电路来驱动。放大器电路与晶体连接前，时钟振幅为0。电路与晶体连接后，由于正反馈的作用和晶体高品质的选频特性，电路中开始出现振荡。放大器设计合理的正常情况下，振幅会逐步增加直至稳定。振幅从0到90％稳定振幅的过程一般称为起振。如果放大器设计不合理，驱动能力太小，就会出现以下情况中的一种情况：1)晶体振荡器不起振；2)晶体振荡器起振，但是幅度较小，放大器贡献的相位噪声过大；3)晶体振荡器起振，但是幅度很小，以至于后面的电路无法形成可利用的时钟信号。

因此，设计晶体振荡器放大器电路，首先要保证起振，然后要保证稳定振幅达到设计要求，放大器电路噪声导致的相位噪声要满足设计要求。

综上所述，晶体振荡器放大器电路需要1)核心放大器，其初始驱动能力要达到起振条件；2)振幅检测电路；3)振幅控制电路。这些电路连在一起，构成一个负反馈系统。好的设计，该反馈系统不会振动，稳定振幅达到设计要求，放大器电路噪声导致的相位噪声要满足设计要求。

现有放大器电路：有的功耗大，有的电路特别复杂，有的相位噪声大，有的成本高。

发明内容

技术问题：本发明目的是针对背景技术中所述的现有技术中存在的缺陷提供一种低相噪全PMOS考比兹晶体振荡器放大器电路。

技术方案：本发明为实现上述目的，采用如下技术方案：

本发明低相噪全PMOS考比兹晶体振荡器放大器电路，包括振荡器放大电路，其特征在于还包括起振偏置电路、振幅与峰值检测电路、振幅比较电路和振幅控制电路，其中振幅控制电路串接振幅比较电路后接振荡器放大电路的输入端，振荡器放大电路的输出端串接振幅与峰值检测电路后接振幅比较电路的输入端，起振偏置电路的输出端接振荡器放大电路的输入端，晶体分别接振荡器放大电路、振幅控制电路与振幅与峰值检测电路的输入端。

有益效果：

本发明1)功耗小，振幅控制电路不需直流偏置，2)起振偏置电路简单，且保证晶振起振，3)相位噪声小，4)振幅可通过改变电流或电阻来调整，5)负反馈系统简单且稳定有效。

附图说明

图1：本发明原理框图。

图2：本发明电路原理图。

具体实施方式

下面结合附图对发明的技术方案进行详细说明：

如图1所示，本发明低相噪全PMOS考比兹晶体振荡器放大器电路，由保证起振的优化起振偏置电路和无功耗的稳定有效的振幅控制电路以及振荡器放大电路、振幅与峰值检测电路和振幅比较电路构成，其中振幅控制电路串接振幅比较电路后接振荡器放大电路的输入端，振荡器放大电路的输出端串接振幅与峰值检测电路后接振幅比较电路的输入端，起振偏置电路的输出端接振荡器放大电路的输入端，晶体分别接振荡器放大电路、振幅控制电路与振幅与峰值检测电路的输入端。

如图2所示，所述振荡器放大电路由第三、第四电容C3、C4以及第一、第二MOS管M1、M2构成，其中第三电容C3的一端分别接晶体的一端、第一MOS管M1的栅极和振幅与峰值检测电路的输入端，第三电容C3的另一端分别接第四电容C4的一端、第一MOS管M1的漏极和第二MOS管M2的源极，第四电容C4的另一端分别与晶体的另一端、第一MOS管M1的源极连接接地，第二MOS管M2的漏极接直流电源vdd，第二MOS管M2的栅极分别与起振偏置电路和振幅比较电路的输出端连接。