[发明专利]电子系统中的暂时辅助资源共享

权利要求书

1.一种优化集成电路的方法，该方法包括：

接收所述集成电路的设计的描述；

识别两个或多个具有相似功能、但是具有一个或多个不同的输入/输出(I/O)信号的设计的子集，作为用于共享的候选物；以及

使用合并变换产生设计的共享子集，该设计由在每个用于共享的候选物中共享电路资源所产生，该合并变换包括将用于共享的候选物合并到一组每个都共有的电路资源上，并在每个用于共享的候选物的操作间进行时间多路复用。

2.根据权利要求1所述的方法，其中，用于共享的候选物包括下列中的一个或多个：具有相同功能的候选物；具有相似功能的候选物；用于共享的连接的候选物的集合；用于共享的候选物的集合，所述候选物并非全部都连接；周围具有逻辑电路的用于共享的候选物；具有与用于共享的其他候选物的子集相似的功能的用于共享的候选物；以及可由特别设计的超级模块取代的用于共享的候选物。

3.根据权利要求2所述的方法，其中，采用额外的选择电路来选出在每个用于共享的候选物之间不同的功能。

4.根据权利要求1所述的方法，还包括：

确定哪个用于共享的候选物在更高的时钟频率下可被操作；以及

在更高时钟频率下，在由快速时钟周期所划定的交替的微周期内，执行用于共享的候选物的时间多路复用。

5.根据权利要求4所述的方法，还包括；

确定哪个用于共享的候选物中包括暂时不相交功能；以及

通过使用时钟，执行具有暂时不相交功能的用于共享的候选物的时间多路复用，所述时钟源自初始电路的一个或多个系统时钟。

6.根据权利要求5所述的方法，其中，通过加速电路的初始系统时钟、丰富具有一个或多个额外的时钟信号的电路或多路复用一个或多个时钟中的一种方式，来获得所述快速时钟。

7.根据权利要求6所述的方法，其中，所述快速时钟比所述一个或多个系统时钟的速度最多快至n倍，其中n等于合并到所述共享电路资源的用于共享的候选物的数量。

8.根据权利要求7所述的方法，其中，在每个用于共享的候选物的操作间进行时间多路复用还包括生成多路复用电路，用以对对应于每个用于共享的候选物的输入进行时间多路复用。

9.根据权利要求8所述的方法，其中，生成所述多路复用电路包括：

将之前提供给每个用于共享的候选物的输入重新连接到多路复用器的输入；以及

将多路复用器的输出连接到所述设计的共享子集的输入上。

10.根据权利要求9所述的方法，其中，在每个用于共享的候选物的操作间进行时间多路复用还包括生成多路分解电路，用于对接收来自所述设计的共享子集的输出进行时间多路分解。

11.根据权利要求10所述的方法，其中，生成所述多路分解电路包括：

将所述设计的共享子集的输出连接到所述多路分解电路的输入上，用以接收来自所述设计的共享子集的经时间多路复用的输出；以及

将之前从每个所述用于共享的候选物所提供的输出重新连接到所述多路分解电路的输出上。

12.根据权利要求11所述的方法，该方法还包括：

分配线程到每个所述用于共享的候选物上；以及

基于所分配的线程，通过所述设计的共享子集来调整经时间多路复用的信号。

13.根据权利要求12所述的方法，其中，所述多路分解电路以多路分解器的形式实现，以将来自所述设计的共享子集的经时间多路复用的输出分布到一组接收逻辑电路上，其中该多路分解器包括用于基于所分配的线程在所述接收逻辑电路中进行选择的选择输入。

14.根据权利要求12所述的方法，其中，所述多路分解电路是一组输出使能时序电路，用于将来自所述设计的共享子集的经时间多路复用的输出分布到一组接收逻辑电路上，其中所述一组输出使能时序电路中的每一者包括用于基于所分配的线程在所述接收逻辑电路中能够进行选择的使能输入。

15.根据权利要求12所述的方法，其中，所述多路分解电路是扇出电路，用于将来自所述设计的共享子组的经时间多路复用的输出分布到一组接收逻辑电路上，其中每个所述接收逻辑电路包括用于基于所分配的线程在所述接收逻辑电路中能够进行选择的使能信号输入。