[实用新型]低频时码定时接收机

权利要求书

1.一种低频时码定时接收机，其特征在于它包括：

对整机进行控制的主单片计算机系统；

地址译码电路，该电路的输入端接主单片计算机系统；

时差及秒脉冲宽度测量电路，该电路的输入端接主单片计算机系统；

可编程计数器，该电路的输入端接主单片计算机系统和地址译码电路以及时差及秒脉冲宽度测量电路；

它还包括单片计算机分系统。

2.按照权利要求1所述的低频时码定时接收机，其特征在于所说的时差及秒脉冲宽度测量电路为：低频秒时码信号由集成电路(U8A)的1脚输入，集成电路(U8A)的输出端2脚接集成电路(U4D)的输入端13脚，计数时钟信号由集成电路(U6A)的输入端1脚输入，集成电路(U6A)的输入端2脚接集成电路(U1)的7脚、输出端3脚接集成电路(U4A)的输入端1脚和集成电路(U6B)的输入端5脚，晶振秒信号由集成电路(U7A)的3脚输入，集成电路(U7A)的2脚和4脚通过电阻(R6)接5V电源正极、1脚接集成电路(U7B)的13脚和集成电路(U5A)的1脚以及集成电路(U1)的8脚、5脚接集成电路(U4D)的12脚和集成电路(U6B)的4脚；集成电路(U7B)的10脚和12脚通过电阻(R7)接5V电源正极、8脚接集成电路(U4C)的10脚和(U3)的14脚、11脚接集成电路(U4D)的输出端11脚和集成电路(U8B)的输入端3脚以及集成电路(U5B)的11脚；集成电路(U6B)的输出端6脚接集成电路(U4C)的输入端9脚；集成电路(U4C)的输出端8脚接集成电路(U3)的15脚；集成电路(U8B)的输出端4脚接集成电路(U5A)的3脚和集成电路(U8C)的输入端5脚；集成电路(U8C)的输出端6脚接集成电路(U1)的12脚；集成电路(U5A)的2脚和4脚通过电阻(R2)接5V电源正极、1脚接集成电路(U5B)的13脚和集成电路(U1)的8脚、6脚接集成电路(U4B)的4脚和集成电路(U3)的16脚；集成电路(U5B)的10脚和12脚通过电阻(R3)接5V电源正极、9脚接集成电路(U4A)的输入端2脚；集成电路(U4A)的输出端3脚接集成电路(U4B)的输入端5脚；集成电路(U4B)的输出端6脚接集成电路(U3)的18脚；

上述的集成电路(U1)的型号为AT89C51，集成电路(U3)的型号为82C54，集成电路(U4A)～集成电路(U4D)、集成电路(U6A)、集成电路(U6B)的型号为74HC08，集成电路(U5A)、集成电路(U5B)、集成电路(U7A)、集成电路(U7B)、集成电路(U8A)～集成电路(U8C)的型号为74HC14。

3.按照权利要求1所述的低频时码定时接收机，其特征在于所说的单片计算机分系统为：晶振秒信号由集成电路(U9)的8脚输入，集成电路(U9)的1脚接集成电路(U1)的9脚和集成电路(U8E)的输出端10脚、4脚和5脚分别接晶体振荡器(JT2)和电容(C4)以及电容(C5)连接的振荡电路、3脚接集成电路(U10)的10脚和11脚；集成电路(U10)的1脚和3脚分别接电容(C6)的两端、4脚和5脚分别接电容(C9)的两端、2脚接电容(C7)的一端、16脚接电容(C7)的另一端和5V电源正极、6脚接电容(C8)的一端、15脚接电容(C8)的另一端和地；集成电路U9的型号为AT89C2051，集成电路(U10)的型号为MAX232。