[发明专利]移位寄存器及液晶面板驱动电路

权利要求书

1.一种移位寄存器，包括：

多个第一移位寄存单元，相邻二第一移位寄存单元分别接收由外部电路提供的一第一时钟信号及一第二时钟信号，该第一时钟信号与该第二时钟信号为相位相反的周期脉冲信号；

多个第二移位寄存单元，相邻二第二移位寄存单元分别接收外部电路提供的一第三时钟信号及一第四时钟信号，该第三时钟信号与该第四时钟信号为相位相反的周期脉冲信号，且该第一时钟信号与该第三时钟信号相互间隔半个周期；

其特征在于：每一第一移位寄存单元及第二移位寄存单元均包括一级联数据输入端、一级联数据输出端、一用于输出移位信号的输出端、一反馈端及一复位端，第M个第二移位寄存单元的移位信号反馈至该第N+1个第一移位寄存单元的反馈端，第N个第一移位寄存单元的移位信号反馈至第M个第二移位寄存单元的反馈端，其中，M取自然数，N＝M，该第N个第一移位寄存单元的复位端及级联数据输出端分别与该第N+1个第二移位寄存单元的输出端及级联数据输入端相连，第M个第二移位寄存单元的复位端及级联数据输出端分别与该第M+1个移位寄存单元的输出端及级联数据输入端相连，当该第N个第一移位寄存单元的级联数据输入端接收到的一起始电压时，该第N个第一移位寄存单元的输出端输出与该第一时钟信号同步的移位信号，而该第N+1个第一移位寄存单元输出与该第二时钟信号同步的移位信号，同时，该第N个第一移位寄存单元的复位端依据该第N+1个第一移位寄存单元的移位信号控制该第N个第一移位寄存单元的输出信号是否复位；当该第M个第二移位寄存单元的级联数据输入端接收到一起始电压时，该第M个第二移位寄存单元输出与该第三时钟信号同步的移位信号，而该第M+1个第二移位寄存单元输出与该第四时钟信号同步的移位信号，同时，该第M个第二移位寄存单元的复位端依据该第M+1个第二移位寄存单元的移位信号控制该第M个第二移位寄存单元的输出信号是否复位。

2.如权利要求1所述的移位寄存器，其特征在于：每一第一及第二移位寄存单元包括一输出晶体管，该输出晶体管的控制端控制该输出晶体管的导通与截止，该第N个第一移位寄存单元的输出晶体管导通时，该第一时钟信号或该第二时钟信号经由该输出晶体管自该相应的第一移位寄存单元的输出端输出；当该第M个第二移位寄存单元或该第M+1个第二移位寄存单元的输出晶体管导通时，该第三时钟信号或该第四时钟信号经由该输出晶体管自该相应的第二移位寄存单元的输出端输出。

3.如权利要求2所述的移位寄存器，其特征在于：每一第一及第二移位寄存单元进一步包括一逻辑输出控制模块，该逻辑输出控制模块的输出端连接于该输出晶体管的控制端，以控制该起始电压是否提供至该输出晶体管的控制端。

4.如权利要求3所述的移位寄存器，其特征在于：该逻辑输出控制模块包括一第一晶体管，该第一晶体管的源极作为相应移位寄存单元的级联数据输入端，栅极与源极相连，其漏极作为该逻辑输出控制模块的输出端。

5.如权利要求3所述的移位寄存器，其特征在于：每一第一及第二移位寄存单元进一步包括一反馈开关，该反馈开关连接于该输出晶体管的控制端与相应的反馈端之间。

6.如权利要求5所述的移位寄存器，其特征在于：该反馈开关为一三端晶体管。

7.如权利要求6所述的移位寄存器，其特征在于：当第N个第一移位寄存单元接收该第一时钟信号时，第N个第一移位寄存单元的反馈开关的栅极接收该第四时钟信号，第N+1个第一移位寄存单元的反馈开关的栅极接收该第三时钟信号。

8.如权利要求6所述的移位寄存器，其特征在于：当该第M个第二移位寄存单元接收该第三时钟信号时，第M个第二移位寄存单元的反馈开关的栅极接收该第一时钟信号，第M+1个第二移位寄存单元的反馈开关的栅极接收该第二时钟信号。

9.如权利要求5所述的移位寄存器，其特征在于：每一第一及第二移位寄存单元进一步包括一复位晶体管，该复位晶体管的栅极作为相应的复位端，源极与该输出晶体管的控制端相连，漏极接收一截止电压。

10.如权利要求9所述的移位寄存器，其特征在于：当第N+1个第一移位寄存单元的输出端输出一导通信号时，第N个第一移位寄存单元的复位晶体管导通，该复位晶体管输出的截止电压将相应的逻辑输出控制模块输出的起始电压降为一截止电压，以使该第N个第一移位寄存单元的输出晶体管截止。