[发明专利]电子元器件

说明书

技术领域

本发明涉及电子元器件，特别涉及具备内置了线圈的层叠体的电子元 器件。

背景技术

作为现有的电子元器件，例如，已知有专利文献1中记载的层叠型电感。 图6是该层叠型电感100的分解立体图。

如图6所示，层叠型电感100由陶瓷片102a～102h及线圈导体104a～ 104d构成。陶瓷片102a～102h相互层叠而构成层叠体。在层叠体的彼此相 对的侧面中，分别设置未图示的外部电极。

线圈导体104a～104d是将圆环的一部分切除的形状的线状电极，彼此 连接而构成线圈。线圈导体104a与具有相同形状的线圈导体104b并联连接。 线圈导体104c与具有相同形状的线圈导体104d并联连接。

在具有上述结构的层叠型电感100中，线圈导体104a和104b并联连接， 且线圈导体104c和104d并联连接。因此，层叠型电感100与未设置线圈导体 104b、104d的层叠型电感相比，具有较低的直流电阻值。结果使层叠型电 感100的电流容量增大。

然而，层叠型电感100存在下文所述的谐振频率降低的问题。更详细地 说，线圈导体104a～104d与未图示的外部电极相对。因此，线圈导体104a～ 104d和外部电极之间产生寄生电容。特别是层叠型电感100中，由于线圈导 体104a～104d并联连接，因此，与未设置线圈导体104b、104d的层叠型电 感相比，线圈导体104a～104d与外部电极相对的面积增大。因此，层叠型 电感100中，寄生电容的增大而使得谐振频率的降低更加明显。

专利文献1：日本专利特开平11-97244号公报

发明内容

因此，本发明的目的在于提供一种既可以确保大的电流容量、又可以 抑制谐振频率降低的电子元器件。

本发明的一个方式的电子元器件的特征在于，包括：层叠体，该层叠 体由多个绝缘层层叠形成；两个外部电极，这两个外部电极沿所述层叠体 的层叠方向延伸，并且设置于该层叠体的彼此相对的侧面；以及多个线圈 导体，这多个线圈导体与所述绝缘层一起层叠而形成线圈，未与所述外部 电极连接的所述线圈导体分别与具有相同形状的所述线圈导体相互并联连 接，与所述外部电极连接的所述线圈导体的至少一方不与具有相同形状的 所述线圈导体并联连接。

根据本发明，既可以确保大的电流容量，又可以抑制谐振频率的降低。

附图说明

图1是一个实施方式所涉及的电子元器件的立体图。

图2是一个实施方式所涉及的电子元器件的层叠体的分解立体图。

图3是第一模型的分解图。

图4是第二模型的分解图。

图5是表示仿真结果的曲线图。

图6是专利文献1中记载的层叠型电感的分解立体图。

标号说明

L  线圈

b1～b16  通孔导体

10  电子元器件

12  层叠体

14a、14b  外部电极

16a～16n  绝缘层

18a～18l  线圈导体

20a、20b  引出部

具体实施方式

下面，说明本发明实施方式所涉及的电子元器件。

(电子元器件的结构)

下面，参照附图说明本发明的一个实施方式所涉及的电子元器件10。 图1是一个实施方式所涉及的电子元器件10的立体图。图2是一个实施方式所涉 及的电子元器件10的层叠体12的分解立体图。下面，将电子元器件10的层叠 方向定义为z轴方向，将沿电子元器件10的长边的方向定义为x轴方向，将 沿电子元器件10的短边的方向定义为y轴方向。x轴、y轴和z轴相互正交。

如图1所示，电子元器件10具备层叠体12及外部电极14a、14b。层叠体 12具有长方体的形状，内置有线圈L。外部电极14a、14b分别与线圈L电连 接，沿z轴方向延伸，并且设置于层叠体12的彼此相对的侧面。本实施方式 中，将外部电极14a、14b设置成覆盖位于x轴方向两端的两个侧面。