[发明专利]印刷叠膜法在多孔板式阵列陶瓷滤波器制备中的应用

说明书

技术领域

本发明涉及滤波器的制备技术，特别涉及印刷叠膜法在多孔板式阵列陶瓷滤波器制备中的应用。

背景技术

板式阵列结构陶瓷滤波器作为一种能节约空间和重量，降低成本和有效的抗EMI/RFI元件，在抗电磁干扰设备中广泛应用。传统滤波器中采用的管式结构陶瓷，在电容量、介质耐压性能的拓展和安装密度方面受到制约。新近发展的板式阵列结构陶瓷滤波器在性能高可靠、安装方便、生产高效方面要满足滤波装备的要求，对其制备时的工艺方法提出了较高要求，其解决方法一直未见报道。由于多次印刷金属电极造成嵌入电极的介质处与纯介质处有高度差，叠层质量不佳。

发明内容

本发明公开了印刷叠膜法在多孔板式陶瓷滤波器制备中的应用，该法按如下步骤实施：

a.首先印刷陶瓷介质浆料，形成陶瓷生料膜，接着将金属内电极浆料交替印在陶瓷生料膜上，并使电极图形上下交叠对称，或者直接叠加陶瓷生料膜，并将金属内电极浆料交替印在陶瓷生料膜上，使电极图形上下交叠对称；

b.将金属内电极对称印刷、交叉反面；

c.最后在印刷层叠后的表面叠加附片或印刷介质浆料，附片为陶瓷生料膜。

印刷叠膜法这一坯体制备方法应用于制备多层板式阵列结构陶瓷滤波器，解决目前工艺中嵌入电极的介质处与纯介质处有高度差的问题，满足了抗电磁干扰系统中对滤波器大容量、高耐压要求，保证了叠层质量，增加了滤波器机械强度，提高了生产效率、易于安装。

附图说明

图1为采用本发明制备的多层板式阵列陶瓷电容器示意图；

图2为陶瓷生坯主视图；

图3为图2A-A视图；

图4为采用本发明弥补嵌入电极介质处与无电极介质处高度差示意图。

具体实施方式

下面以制作外形尺寸L：40.2±0.3mm，W：9.7±0.3mm，厚度2.0±0.5mm的滤波用多层板式阵列陶瓷电容器为例对本发明进行详细说明。

参阅图1至图图3，电容量为5000pF，工作电压200VDC的陶瓷滤波器。

一种多层板式阵列结构陶瓷滤波器，该陶瓷滤波器包括多层陶瓷基体1、金属内电极2、信号极引出端3、接地极引出端4，其中多层陶瓷基体1为多层陶瓷生料膜片，其层数为40层，金属内电极2层数为10层，金属内电极2置于多层陶瓷基体1内，由高温烧结成生料坯体后，信号极引出端3位于陶瓷板内的小孔内表面，接地极引出端4位于陶瓷板的外围表面处，多层陶瓷基体1与金属内电极2组成的生料坯体外表面设有附加材料。附加材料为陶瓷生料膜附片，层数为20层。

实施例1

将金属内电极浆料采用尼龙丝网印刷方法，交替印制在层叠的陶瓷生料膜上，电极图形必须上下交叠对称；接着将金属内电极2对称印刷、交叉翻面；在完成金属内电极2和介质层印叠后在表面叠陶瓷生料膜片作为附片；印制好的生料坯体放入温等静压机进行温等静压，压强15～30Mpa，时间10～50min；生坯加工采用模具冲压法或激光成形法加工成所需图形尺寸的陶瓷坯体，采用排粘烧结一体化的生料成瓷方法于900～1170℃下进行烧结，烧结时间控制在1～3小时；陶瓷板内电极引出部分，采用手工滚涂法涂覆金属端电极浆料，于850～900℃下进行烧银，烧银时间控制在0.5～1小时；陶瓷板表面涂覆保护材料，于500～550℃下进行保护层烧结，烧结时间控制在0.5～1.5小时，即得本发明最终产品。

实施例2

首先印刷陶瓷介质浆料，形成陶瓷生料膜；然后将金属内电极浆料交替印在陶瓷生料膜上，并使电极图形上下交叠对称；接着将金属内电极2对称印刷、交叉翻面；最后在印刷层叠后的表面印刷介质浆料；生坯加工采用模具冲压法或激光成形法加工成所需图形尺寸的陶瓷坯体，采用排粘烧结一体化的生料成瓷方法于900～1170℃下进行烧结，烧结时间控制在1～3小时；陶瓷板内电极引出部分，采用手工滚涂法涂覆金属端电极浆料，于850～900℃下进行烧银，烧银时间控制在0.5～1小时；陶瓷板表面涂覆保护材料，于500～550℃下进行保护层烧结，烧结时间控制在0.5～1.5小时，即得本发明最终产品。

参阅图4，由于嵌入电极的介质处6与纯介质处7存在高度差，而采用本发明则在印刷叠层后的表面增设附加材料5，增设附加材料5可采用叠加附片或印刷介质浆料，从而弥补了高度差，解决现有技术中存在的问题。

表1、本发明制备的滤波用多层板式阵列陶瓷电容器性能表