[发明专利]处理器

说明书

本发明申请是本申请人于2006年4月12日提交的，申请号为 20068000804.5，发明名称为“处理器”的分案申请。

技术领域

本发明涉及处理器，尤其涉及具有可重构的集成电路的处理器。

发明内容

近年的处理器，例如在使用了数字信号的影像、音频设备中搭载的处 理器，需要对应多个处理。

从压缩影像的情况来看，作为其压缩方法的MPEG2、MPEG4、H.263、 H.264等多个标准已实现了实用化。

因此，考虑用户的便利性等，要求近年的影像、音频设备实现在一个 设备中对应这些多个标准等的多个功能。

为了满足这些要求，可以考虑通过搭载多个进行一个处理的硬件来实 现多个处理的方法，或者只搭载一个硬件并用软件执行多个处理的方法。

前者的方法具有能够实现高性能的优点，但存在要实现的功能较多的 情况下，电路规模变大的缺点。再者，在追加新功能的情况下，需要追加 硬件。

另一方面，后者的方法具有通过软件的追加、变更等能够灵活地进行 多个功能的实现、追加等的优点，但存在难以提高性能的缺点。

因此，提出了如下的可重构硬件：在同结构的电路结构的一部分装入 适于特定处理的电路，通过动态地变更硬件结构，对于特定的处理，可实 现灵活且高性能的处理(参考专利文献1)。

专利文献1：国际公开第2002/095496号小册子

但是，这样的可重构硬件除了安装电路功能的部分以外，还需要布线 部分、开关等，必然导致电路规模变大，而且，重构需要时间。

发明内容

因此，本发明的目的在于，提供一种抑制电路规模、灵活且高性能的 处理器。

为了实现上述问题，本发明的处理器，执行由多个指令构成的程序， 其特征在于，具有：可重构的集成电路；重构单元，根据电路构成信息， 将所述集成电路的一部分进行重构；构成信息存储单元，存储与多个指令 的各个相对应的电路构成信息；选择单元，根据所述电路构成信息，选择 可同时重构所述集成电路的2个以上的指令；执行单元，使用根据与所述 选择单元所选择的2个以上的指令相对应的电路构成信息进行了重构的集 成电路，并行执行该2个以上的指令。

本发明的处理器，其特征在于，具有：指令取出部，从指令存储部读 入包含操作码和操作数的指令码；指令解码部，解码读入的指令码；指令 执行部，包含可重构运算器；控制部，根据所述指令解码部的解码结果， 控制所述指令执行部的动作；构成信息存储部，按照每个操作码的类别， 存储用于构成该操作码所表示的处理执行所需要电路的电路构成信息，所 述指令解码部根据解码结果指示所述可重构运算器进行重构，所述可重构 运算器按照来自所述指令解码部的指示，使用与解码的操作码对应的电路 构成信息，来进行重构，所述控制部，通过向完成重构的可重构运算器发 送解码的指令码，对于操作数所表示的数据进行控制，以执行操作码所表 示的处理。

本发明的处理器，其特征在于，所述指令解码部基于所述电路构成信 息选择在所述可重构运算器可同时重构的2个以上的指令，所述可重构运 算器使用与被选择的2个以上的指令对应的电路构成信息来进行重构，所 述控制部使用完成重构的2个以上的电路来进行控制，以执行该2个以上 的指令。

本发明的处理器，其特征在于，所述指令执行部还包括固定功能运算 器，所述控制部在所述构成信息存储部中不存在与解码的操作码对应的电 路构成信息的情况下，控制为使用所述固定功能运算器执行指令。

本发明的处理器，其特征在于，所述操作数包含表示操作码和电路构 成信息进行对应的代码。

一种程序生成方法，生成在包含可重构运算器的处理器中使用程序， 其特征在于，在编译时，基于指令所使用的可重构运算器的区域数，来决 定程序中的指令的顺序。

如上所述的程序生成方法，其特征在于，考虑可同时执行并且可同时 重构，来决定指令的顺序。

为了实现上述问题，本发明的处理器，循环地按照分配给线程的各时 间来执行多个线程，其具备：可重构的集成电路；重构单元，根据电路构 成信息，将上述集成电路的一部分进行重构；构成信息存储单元，存储与 多个线程的各个对应的电路构成信息；控制单元，依次使用根据对应于线 程的电路构成信息进行了重构的集成电路，执行该线程；选择单元，在上 述控制单元执行某线程的期间，选择下面执行的线程，