[发明专利]一种高速RS485的能量/数据传输终端

权利要求书

1.一种高速RS485的能量/数据传输终端，具有数据发送通道和数据接收通道功能，其特征在于，该传输终端包括：

FPGA器件，用于8B/10B编码、并/串转换、时钟产生单元等数据发送功能，以及串行输入信号的数据检测、串/并转换、10B/8B解码及CRC数据校验等数据接收；

RS485接口单元，用于实现在RS485总线下串行数据的高速传输与接收，以及实现FPGA器件与RS485接口器件之间的阻抗匹配；

网络变压器单元，在数据发送时用于直流能量信号与串行数据的叠加，以及在数据接收时用于直流能量信号与串行数据的分离；

终端阻抗匹配单元，用于在RS485长线传输时抑制信号的反射和回波；

直流能量单元，用于为本级RS485传输终端内的设备供电，以及为下一级RS485传输终端输送电源能量；

其中，所述网络变压器单元分别与所述直流能量单元、终端阻抗匹配单元相连，该网络变压器单元还通过所述RS485接口单元与所述FPGA器件相连。

2.相同两个采用如权利要求1所述的高速RS485的能量/数据传输终端之间的能量/数据传输方法，其特征在于，将发送数据的高速RS485的能量/数据传输终端设定为本级终端，将接收数据的高速RS485的能量/数据传输终端设定为下一级终端，两个高速RS485的能量/数据传输终端均具有数据发送和数据接收功能，包括以下步骤：

1)本级终端的FPGA器件读取数据，并对待发送数据信号进行8B/10B编码；

2)在编码后的数据信号前面插入同步帧，再经并/串转换后与直流能量信号叠加，叠加后的信号经RS485接口器件驱动双绞线进行长线传输；

3)下一级终端接收经长线传输后的信号，并进行串行数据与直流能量信号的分离，并提取出直流能量信号；

4)被分离后的串行数据送入所述下一级终端的FPGA器件内，在该FPGA器件内对接收到的串行数据信号进行检测以识别数据位，从而得到10位的二进制串行数据信号；

5)对得到的10位的二进制串行数据信号经串/并转换和10B/8B解码后从中提取出原始的传输数据信号；

6)对提取的数据信号进行CRC校验，从而得到本级终端与下一级终端之间的RS485数据传输误码率。

3.如权利要求2所述方法，其特征在于，所述步骤4)在下一级传输终端的FPGA器件内对接收到的串行数据信号进行检测以识别数据位，包括以下步骤：

41)下一级传输终端的FPGA器件利用高频检测时钟对串行输入信号的数据位进行采样；

42)高频检测时钟对采集的串行输入信号的数据位进行检测，以采集的串行输入信号的数据位的跳变沿作为采样脉冲计数的起始标志，判断其是否为高电平或低电平，并将结果累加计数；

43)如果检测的串行输入信号的数据位的电平为“高”，则将高电平累加计数结果存储于寄存器R_H内，同时对低电平寄存器R_L清零；反之，如果检测的串行输入信号的数据位的电平为“低”，则将低电平累加计数结果存储于寄存器R_L内，同时对高电平寄存器R_H清零；

44)当经过N个采样时钟周期后，N为正整数，在第N+1个采样时钟的上升沿到来时读取寄存器R_H和R_L；若R_H内数据位的个数大于等于N，则该串行数据位为“1”，若R_L内的个数大于等于N，则该串行数据位为“0”，否则，转步骤41)；

45)重复执行上述步骤41)～44)10次，得到10位的二进制串行数据信号。