[发明专利]双控制器磁盘阵列的动态故障检测系统

权利要求书

1.一种双控制器磁盘阵列的动态故障检测系统，由并行的主控制器和从控制器构成，主控制器和从控制器分别包括CPU、Cache、IDE硬盘、串控制器、第一千兆以太网接口和第二千兆以太网接口，它们通过PCI总线互连，主控制器和从控制器还分别包括光纤通道适配器；主控制器和从控制器之间通过第二千兆以太网接口进行心跳故障检测，通过光纤通道适配器进行数据同步；

所述主控制器和从控制器上分别加载心跳模块、信息监控模块、故障切换模块和服务监控模块；

所述心跳模块根据本控制器服务监控模块发送过来的值设置心跳发送周期，然后周期性向对方控制器发送心跳消息，心跳消息包括每个控制器自检信息和心跳信息；

所述信息监控模块将对方控制器心跳模块发送过来的心跳消息到达时间放入时间窗中，达到设定的数量以后，利用无偏灰色预测模型，预测下一次心跳消息到达时间，并结合心跳到达时间修正值设定判断故障的时限；在判断故障的时限内没有收到对方控制器发送过来的心跳消息，则认为对方控制器失效，通知故障切换模块；

所述故障切换模块根据信息监控模块的结果进行相应动作，若对方控制器工作不正常，则切换服务的对象，把对方控制器高速缓存中的数据镜像到本控制器，对第一千兆网卡进行重定向；

所述服务监控模块收集本控制器I/O服务的信息，根据系统所提供I/O服务的密集程度设置相应的心跳发送周期并且通知心跳模块；

其特征在于：所述信息监控模块中，利用无偏灰色预测模型，预测下一次心跳消息到达时间，并结合心跳到达时间修正值设定判断故障的时限，根据如下步骤进行：

(1)对原始心跳到达时间序列做一阶累加形成生成数据序列：

t(1)(K)=Σm=1kt(0)(m)]]>k＝1，2，…，n；

其中，原始心跳到达时间序列：t⁽⁰⁾(1)，t⁽⁰⁾(2)，…，t⁽⁰⁾(n)，满足t⁽⁰⁾(k)≥0，k＝1，2，…，n；

(2)对一阶累加生成数据序列t⁽¹⁾(K)建立一阶微分方程：

dt(1)(k)dk+at(1)(k)=u]]>

其中a为发展系统，u为灰色作用量；

(3)确定数据矩阵A和X_n：

A=-12[t(1)(1)+t(1)(2)]1-12[t(1)(2)+t(1)(3)]1......-12[t(1)(n-1)+t(1)(n)]1,]]>Xn=t(0)(2)t(0)(3)...t(0)(n),]]>

(4)求灰色预测模型的参数列：

a^u^T=(ATA)-1ATXn;]]>

(5)设原始心跳达到时间序列为指数序列：

t⁽⁰⁾(k)＝Be^a(k-1)  k＝1，2，…，N

令无偏灰色预测模型的参数分别为：

a^′=ln2-a^2+a^,B^=2u^2+a^;]]>

(6)求得N次心跳到达时间预测值：

t^(0)(1)=t(0)(1)]]>

t^(0)(k)=B^ea^′(k-1)]]>k＝2，3，…，N，

(7)由N次心跳到达时间预测值，结合心跳到达时间修正值σ，生成N+1次心跳消息到达时间预测值作为判断故障的时限：

t^(0)(N+1)=B^ea^′(N)+σ,]]>

心跳到达时间修正值σ：

σ=i×Σk=1n(t(0)(k)-t^(0)(k))N,]]>

其中i为权值且0＜i＜2，t⁽⁰⁾(k)为每次原始心跳到达时间，为每次预测的心跳到达时间。