[发明专利]柱状纳米加热电极的制备方法

说明书

技术领域

本发明涉及一种用于相变存储器的柱状纳米加热电极的制备方法，具体的说是一种在亚微米CMOS标准工艺曝光技术基础上，通过利用反应离子刻蚀技术中O₂气体修整光刻胶的形貌，将光刻胶图形尺寸缩小，制备出100nm以下的柱状纳米加热电极的方法。

背景技术

基于硫系半导体合金材料的相变存储器(C-RAM，Chalcogenide randomaccess memory)具有驱动电压低，功耗小，读写速度快，存储密度高，与CMOS标准工艺兼容性好，非挥发性等突出特点，成为世界各大公司、研究机构的关注的焦点。自2003年起，国际半导体工业协会一直认为相变存储器最有可能取代SRAM、DRAM、FLASH等当今主流产品而成为下一代非挥发性半导体存储器。目前国际上主要的半导体公司都在致力于相变存储器的研究开发，主要研究单位有Ovonyx、Intel、Samsung、ST Micron、Hitachi、AMD等，其中以Samsung最具代表性，他们于2006年利用90nm工艺线成功研制出512M相变存储器。

要想实现相变存储器的产业化，相变存储器就必须往高速、高密度、低压、低功耗方向发展，以取代现有的存储技术。而相变存储器最核心的部分就是相变材料发生相变、实现存储功能的区域，也就是与加热电极接触的面积大小，因为其直接决定相变存储器的驱动电压、功耗以及集成度。另一方面，数十年来微电子工艺按照摩尔定律迅速发展，国际上许多大公司在研发45nm、32nm等CMOS工艺线，其制作流程越来越复杂，制造成本也越来越高。

本发明就是针对如何避免直接使用100nm以下曝光技术和降低成本，为制备出直径100nm以下的柱状纳米加热电极提出了一种实用的新方法。

发明内容

本发明要解决的技术问题在于提供柱状纳米加热电极的制备方法用于降低制造成本及相变存储器的操作电流和功耗。

为解决上述技术问题，本发明采用如下主要工艺步骤：柱状纳米加热电极的制备方法，其特征在于，该方法具体包括以下步骤：

(a)在衬底上沉积一层薄膜；

(b)在步骤(a)获得的结构上利用亚微米CMOS标准工艺曝光技术制备出直径为200nm～300nm的光刻胶图形；

(c)利用反应离子刻蚀技术中O₂气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm，刻蚀功率为500W～1000W，刻蚀气压为10mTorr～100mTorr，O₂流量为500sccm～2000sccm，刻蚀速率约为500nm/min～800nm/min；

(d)利用等离子刻蚀的技术刻蚀薄膜形成柱状纳米加热电极；

(e)最后清洗光刻胶，得到柱状纳米加热电极。

作为本发明的优选方式之一，步骤(a)中薄膜的材料为Ti N、W、Ti、TiN/SiO₂、TiN/SiNx中的一种。

作为本发明的优选方式之一，步骤(c)中利用反应离子刻蚀技术中O₂气体修整光刻胶掩膜的图形，将光刻胶图形尺寸缩小到直径为50nm。

作为本发明的优选方式之一，所述衬底的材料为Al、Cu、Ti、TiN、W、Ta、TaN中的一种。

本发明提供了柱状纳米加热电极的制备方法，在亚微米(0.13um，0.18um，0.25um等)CMOS标准工艺曝光技术基础上，通过休整光刻胶掩膜的方法，制备出直径为40nm～100nm的纳米柱状加热电极。从而避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗，为相变存储器的高速、高密度、低压、低功耗发展方向奠定了基础。本发明不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。

附图说明

图1本发明中衬底上沉积一层TiN的剖面结构示意图。

图2本发明中在亚微米CMOS标准工艺曝光技术基础上，形成直径为200nm～300nm的光刻胶掩膜示意图。

图3本发明中利用反应离子刻蚀方法休整光刻胶降直径缩小到40nm～100nm的剖面结构示意图。

图4本发明中利用反应离子刻蚀方法刻蚀形成TiN电极后的剖面结构示意图。

图5本发明中清洗光刻胶后得到纳米电极的剖面结构示意图。

图6本发明中利用所得纳米柱状加热电极制备的单元器件结构剖面示意图。