[发明专利]头基板和热敏头基板有效
申请号: | 200910007999.1 | 申请日: | 2009-03-06 |
公开(公告)号: | CN101524922A | 公开(公告)日: | 2009-09-09 |
发明(设计)人: | 大泽光平;中岛聪 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | B41J2/335 | 分类号: | B41J2/335;B41J2/345 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 李贵亮 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 头基板 热敏 | ||
技术领域
本发明涉及设置有选择性驱动多个驱动元件的驱动器IC的头基板。
背景技术
作为电子设备之一,公知有热敏打印机。热敏打印机具有发热元件被直线配置的热敏头。被配置在热敏头上的发热元件,通过通电而选择性地发热。并且,该热能量与感热纸所含的显色剂选择性地发生反应,从而在感热纸上印刷各种信息。这种印刷方式被称作感热显色方式。
这种热敏头具有:长矩形形状的热敏头基板(基板);在基板长边的一端沿着长边排列的多个发热元件(发热电阻体);与多个发热元件平行配置并且可选择性地发热驱动发热元件的驱动器IC。热敏头基板上,在发热元件与驱动器IC之间形成有对发热元件与驱动器IC进行连接的输出信号布线图案,在隔着驱动器IC与发热元件对置的一侧,形成有驱动器IC用输入信号布线图案。
发热元件与单个电极以及公共电极接通,单个电极经输出信号布线图案通过引线接合等与驱动器IC的输出焊盘连接。驱动器IC按照通过输入信号布线图案被输入的印刷数据使规定的输出焊盘导通。在该导通的输出焊盘所对应的单个电极与公共电极间流过电流,从而规定的发热元件被发热驱动(例如,参照专利文献1)。另外,使规定的发热元件发热驱动的驱动器IC,还存在将包括移位寄存器和锁存电路的控制电路作为单一的IC芯片构成的结构(例如,参照专利文献2)。另外,作为将输入信号布线图案简单化,可扩大图案宽度的输入信号布线图案,还在驱动器IC的安装区域设置了输入信号布线图案(例如,参照专利文献3)。
【专利文献1】特开平7-81114号公报
【专利文献2】特开2001-301211号公报
【专利文献3】特开平5-63022号公报
上述的热敏头基板上搭载的驱动器IC,例如,每个能使128位的发热元件所对应的单个电极中流过电流。在热敏头基板例如具有512个发热元件的情况下,需排列4个上述驱动器IC。因此,热敏头基板上需形成128×4根单个电极图案,并且需形成包括公共电极图案、接地线、时钟信号线、逻辑电源线、锁存信号线和选通信号线的输入信号布线图案。因此,图案的迂回变得复杂,形成图案的面积也将变大。结果,热敏头基板的面积变大,热敏头也将变大。即,具有热敏头的小型化和伴随小型化的降低成本困难等问题。作为解决办法之一有专利文献3所公开的方案,但此时时钟信号线与锁存信号线被配置在驱动器IC的安装区域内,存在高频时钟信号对其他信号线的影响,特别是针对头驱动信号的输出线作为噪声的影响,这成为导致错误的主要原因。
发明内容
本发明的目的之一是要解决所述问题,提供减少时钟信号线影响的可靠性高的头基板,作为以下的方式及应用例来实现。
(应用例1)一种头基板,构成为搭载选择性驱动多个驱动元件的多个驱动器IC,具备:多个外部连接端子,包括提供所述驱动器IC用的时钟信号和逻辑电源的多个接点;第1焊盘列,其为包括在搭载所述驱动器IC的区域的一侧形成的多个焊盘的第1焊盘列,该焊盘构成为与设置在所述驱动器IC上的端子连接且包括向所述驱动元件输出驱动信号的输出焊盘;第2焊盘列,其为包括在搭载所述驱动器IC的所述区域的另一侧形成的多个焊盘的第2焊盘列,该焊盘构成为与设置在所述驱动器IC上的端子连接且包括设置所述驱动器IC的接地焊盘;和输入信号布线图案,其使所述外部连接端子与所述第1焊盘列以及所述第2焊盘列中的所述焊盘电连接;所述输入信号布线图案包括用于向所述驱动器IC提供所述时钟信号的时钟信号线、和用于向所述驱动器IC提供所述逻辑电源的逻辑电源线,所述时钟信号线中跨越相邻的两个驱动器IC的搭载区域的部分和所述逻辑电源线中跨越相邻的两个驱动器IC的搭载区域的部分,全部配置在所述第1焊盘列与所述第2焊盘列之间。
根据此结构,至少可将时钟信号线和逻辑电源线的一部分设置在驱动器IC进行安装的区域,即驱动器IC的底面的面积内。因此,可减少在驱动器IC与外部连接端子之间设置的输入信号布线图案中的布线数量。其结果,可减小输入信号布线图案所占的面积,有助于头基板的小型化。而且,易发生噪声的时钟线和恒定电压的逻辑电源线相邻。由于恒定电压的逻辑电源线不易受到噪声的影响,因此可抑制时钟信号线对其他构造要素的噪声影响。另外,当时钟信号线的时钟信号和与时钟信号线相邻的信号线的信号产生谐振时,具有对其他的构成要素特别是对输出线的头驱动信号产生很大的干扰的可能性。但是,由于时钟信号和恒定电压的逻辑电源不会谐振,因此可消除谐振对其他构成要素的影响。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910007999.1/2.html,转载请声明来源钻瓜专利网。