[发明专利]信号接收装置及频率判定电路

说明书

技术领域

本发明涉及一种频率判别技术，特别是指一种应用于 SPDIF(Sony/Philips Digital Interconnect Format，索尼/飞利浦数字内部连接 格式)信号的信号接收装置及频率判定电路。

背景技术

SPDIF信号是一种数字传输信号，主要支持两大类基底频率，分别是 48K基底频率(例如：48KHz、96KHz、192KHz)和44.1K基底频率(例如： 44.1KHz、88.2KHz、176.4KHz)。由于这两类基底的频率相当接近，所以频 率判别在接收过程中显得格外重要。

已知频率判别方式是采用二分法，也就是利用一计数器(Counter)去计 算在一固定时间内的位数目，如果是位数目大于一相关于46K基底频率的 参考值，则输出一判定为48K基底频率的类别指示以利于后续的音频处理， 反之为44.1K基底频率。其中，SPDIF信号所定义的一帧包括二个子帧， 而每一子帧具有32位。

但是，基于传输通道的干扰(例如电磁效应)，且传送端和接收端使用的 时钟频率未必一致，所以经常造成接收端所接收的信号在46K基底频率附 近跳动。当二分法判定所得的基底频率变动时，将使得该类别指示呈现与 目前基底频率脱锁(unlock)的状态，然后再呈现与另一基底频率锁定(lock) 的状态，且会忽略变动过程中的数据。如果是跳动频繁，类别指示甚至会 持续脱锁状态或是无法达到锁定状态。

发明内容

因此，本发明的目的，即在提供一种可以持续锁定信号并避免数据遗 漏的信号接收装置及频率判定电路。

于是，本发明信号接收装置，适用于接收一具有多个位且支持一第一 类基底频率或是支持一第二类基底频率的待判定信号，并输出一类别指示 以指示该待判定信号支持该第一类基底频率还是该第二类基底频率，该信 号接收装置包含：一计数器，包括一累加单元，该累加单元对一操作时钟 的周期计次而得到一位计数；及一频率判定电路，根据前一类别指示的值， 将该位计数与一第一设定值比较或将该位计数与一第二设定值比较，并基 于比较结果判断是否更新该类别指示的值。

而本发明频率判定电路，适用于以一操作时钟来分析一具有多个位且 支持一第一类基底频率或是支持一第二类基底频率的待判定信号，并适用 于接收一表示在一定时间内所涵盖的操作时钟周期个数的位计数，该频率 判定电路包括：一寄存器，以该操作时钟来运作，而输出一提示该待判定 信号支持该第一类基底频率还是该第二类基底频率的类别指示；一第一比 较器，比较该位计数和一第一设定值；一第二比较器，比较该位计数和一 第二设定值；及一第一多工器，参考前一类别指示来选择将该第一比较器 或该第二比较器的比较结果输出，以提供该寄存器更新该类别指示的依据。

附图说明

图1是一方块图，说明本发明信号接收装置的一实施例；

图2是一时序图，说明操作时钟的在参考时钟和分频后时钟的关系；

图3是一示意图，说明本实施例的频率判定电路的作动原理；及

图4是一方块图，说明本发明信号接收装置的另一实施例。

【主要元件符号说明】

100    信号接收装置

200    信号接收装置

1      比特率恢复电路

2      计数器

21     累加单元

22     暂存单元

23     分频器

3      频率判定电路

31     第一比较器

32     第二比较器

33     第三比较器

34    第一多工器

35    第二多工器

36    寄存器

5     计数器

6     频率判定电路

67    第三多工器

具体实施方式

有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图 式的一实施例的详细说明中，将可清楚的呈现。