[发明专利]在处理环境中控制指令执行

说明书

技术领域

本发明一般涉及处理环境中的处理，具体地，涉及在处理环境中控制指 令执行。

背景技术

通常，在指令流的执行期间，执行单个指令，进行多个测试，且接着执 行下一个指令等。被进行的测试包括例如检查是否正跨越页边界、检查特定 处理模式(诸如，某些调试模式)是否在作用中(active)，以及确定适当的 执行模式。在每一指令后进行这些测试以确保指令执行正确地继续进行。

虽然这些测试的进行确保合适的指令执行，但其成本很高。即，在每一 指令后这些测试的执行相当大地影响系统性能。

发明内容

基于前述内容，存在对于使处理流线化(streamline)的能力的需求，使得 不太频繁地进行测试。举例而言，存在不必进行测试的时间。作为一示例， 如果被执行的指令处于页的开始，则不必检查页边界跨越。因此，存在对于 允许在选定时间进行测试的能力的需求。另外，存在对于在不进行各种测试 的情况下使一指令能够在另一指令后被处理的能力的需求。

通过提供如权利要求1所述的方法、相应系统和计算机程序，先前技术的 缺点得以克服且提供了额外优点，

通过本发明的技术来实现额外的特征以及优点。本发明的其它实施例以 及方面在这里得以详细描述且被考虑为所请求保护的本发明的一部分。

附图说明

本发明的一个或多个方面被特别指出，并且被清楚地主张为说明书的结 论处的权利要求中的示例。依据结合附图进行的下列详细描述，本发明的上 述和其它目标、特征和优点是显而易见的，在所述附图中：

图1描绘了合并且使用本发明的一个或多个方面的处理环境的一实施例；

图2描绘了根据本发明一方面的、图1的处理环境的系统架构的一实施例；

图3描绘了根据本发明一方面的、图2的系统架构的仿真器的一实施例的 进一步细节；

图4A描绘了根据本发明一方面的、图3的仿真器的中央处理单元(CPU)实 现的一实施例的进一步细节；

图4B描绘了根据本发明一方面的、图4A的CPU实现的解译器代码 (interpreter code)的一实施例的进一步细节；

图5描绘了根据本发明一方面的指令执行的流程的一实施例；

图6描绘了根据本发明一方面的、与执行指令流相关联的逻辑的一实施 例；

图7描绘了根据本发明一方面的、与处理图6的测试组相关联的逻辑的一 实施例；以及

图8描绘了合并本发明一个或多个方面的计算机程序产品的一实施例。

具体实施方式

根据本发明的一方面，提供在处理环境中控制指令执行的能力。作为一 示例，响应于通过单个测试，主线(mainline)指令流内的指令继续被处理。然 而，如果测试失败，则执行测试组(test set)，而非主线流中的指令。

单个测试包括将指令计数器与变量比较，该变量在本文中被称作范围末 端(end-of-range)，其被选择性地设置为一值。当不满足该值时，指令执行继 续进行至主线指令流中的下一个指令。然而，当达到或超过该值时，执行 (execution)转到预定测试组，接下来执行该预定测试组。

在一实施例中，在测试组的处理期间，可采用缓冲器以有助于指令执行。 举例而言，当被处理时，某些指令需要特殊处置(例如，执行指令，以及跨越 页边界的指令)。为了有助于此处置，使用缓冲器，在其中复制目标指令，从 而能够对指令进行修改(若必要或需要)。

参看图1，描述了合并且使用本发明的一个或多个方面的处理环境的一实 施例。在此示例中，处理环境100基于一架构(其可被称作本地架构)，但仿真 另一架构(其可被称作客户机架构)。作为示例，本地架构是由纽约Armonk的 International Business Machines Corporation提供的Power4或架构，或 者由Intel Corporation提供的架构；并且，客户机架构是也由纽约Armonk 的International Business Machines Corporation提供的的各方面描述于2005年9月的IBM公告第SA22-7832-04号 “z/Architecture Principles of Operation”中，该公告的全部内容以引用的方式 并入本文中。