[发明专利]用于动态ECC码率调整的方法、装置和系统

权利要求书

1.一种用于改变差错控制编码(ECC)码率的方法，包括：

确定在第一码率，从存储器阵列读取的码字是否是使用差错控制编 码(ECC)可纠正的，并且如果是，则执行纠错；

如果所述码字是不可纠正的，则提供不可纠正码字信号；

使用所述不可纠正码字信号来确定外出错误率；以及

如果所述外出错误率超过预定阈值，则将所述第一码率改变到第二 码率。

2.如权利要求1所述的方法，其中将所述ECC码率从所述第一码率 改变到所述第二码率包括缩短码字。

3.如权利要求1所述的方法，还包括通过将预定常数整数除以从第 一次到所述预定常数整数次的在接收不可纠正码字信号之前读取的比特 的数量的和，来确定所述外出错误率。

4.如权利要求1所述的方法，其中改变所述ECC码率包括，如果所 述外出错误率大于预定值，则降低所述ECC码率。

5.如权利要求1所述的方法，其中改变所述ECC码率包括，如果所 述外出错误率小于预定值，则增加所述ECC码率。

6.如权利要求1所述的方法，还包括，使用所述第二码率重新编程 存储器阵列中多个现有码字。

7.如权利要求6所述的方法，其中重新编程包括从所述存储器阵列 读取出多个码字，使用所述第二码率对所述多个码字进行编码，并向所 述存储器阵列写回所述多个码字。

8.如权利要求7所述的方法，其中重新编程是在至少一个空闲期期 间执行的。

9.如权利要求1所述的方法，还包括从所述存储器阵列读取出在所 述第一码率编码的多个码字，使用所述第二码率对所述多个码字进行编 码，并将在所述第二码率编码的所述多个码字写回到所述存储器阵列。

10.如权利要求1所述的方法，其中所述存储器阵列是NAND闪速存 储器单元的阵列。

11.一种用于改变差错控制编码(ECC)码率的装置，包括：

存储器阵列；

差错控制编码(ECC)引擎，耦合到所述存储器阵列；以及

比特错误监视器，耦合到所述ECC引擎，其中所述ECC引擎将为每 个不可纠正的码字向所述比特错误监视器提供信号，并且其中所述比特 错误监视器将基于误比特率为所述ECC引擎触发码率改变。

12.如权利要求11所述的装置，其中所述ECC引擎还将纠正可纠正 的码字中的比特错误、确定每个可纠正的码字中的已纠正的比特的数量、 并向所述比特错误监视器提供每个可纠正的码字中的已纠正的比特的数 量。

13.如权利要求11所述的装置，其中所述误比特率是外出错误率。

14.如权利要求11所述的装置，其中所述误比特率是进入误比特率。

15.如权利要求11所述的装置，其中所述存储器阵列、所述ECC引 擎和所述比特错误监视器是存储器设备的部分。

16.如权利要求15所述的装置，其中所述存储器设备是NAND闪速 存储器设备。

17.如权利要求11所述的装置，其中所述ECC引擎和所述比特错误 监视器是存储器控制器设备的部分，并且其中所述存储器阵列是闪速存 储器设备的部分。

18.一种用于改变差错控制编码(ECC)码率的系统，包括：

互连；

控制器，耦合到所述互连；

无线接口，耦合到所述互连；以及

存储器设备，耦合到所述互连，其中所述存储器设备包括存储器阵 列、耦合到所述存储器阵列的差错控制编码(ECC)引擎、和耦合到所述 ECC引擎的比特错误监视器，其中所述ECC引擎将为每个不可纠正的码字 向所述比特错误监视器提供信号，并且其中所述比特错误监视器将基于 误比特率为所述ECC引擎触发码率改变。