[实用新型]真随机数发生器

说明书

技术领域

本实用新型属于随机数发生器技术领域，具体为真随机数发生器。

背景技术

虽然消除各种不确定性是大多数学科的目标之，但人们有时仍然离不开对随机性的依赖。从日常生活中的博彩到学术领域的统计学、密码学，随机数以及随机数发生器(RNG)有着广泛的应用。随机数分为伪随机数和真随机数两种，伪随机数是有一定规律可循的，周期长度为有限长的随机数，伪随机数是可预测的。真随机数一般是由模拟电路构成的真随机数发生器产生，由于在电路中引入了噪声，真随机数没有规律可循，是完全不可预测的。在很多场合下，以数学公式不断的迭代方式工作的伪随机数发生器(PRNG)就可以满足需求。虽然伪随机数可以具有很好地统计特性，但其可以被准确预测的特点使得它无法应用于特定场合，比如信息安全领域，在这些领域中，不仅要求随机数有良好的统计特性，更要求其具有不可预测性，只有这样才可以抵挡住对随机性的攻击。

真随机数发生器之所以能产生不可预测的输出，是因为其利用了物理过程中的各种随机噪声，最常见的三种真随机数产生方法为：直接放大法，放大电路中的电阻热噪声等物理噪声，并通过比较器进行比较后可获得随机数序列；振荡采样法，通过D触发器把两个独立的振荡信号进行数字混合，用低频信号采样高频信号，利用环形振荡器的频率抖动作为随机源，并进行后处理，从而得到随机数序列；离散时间混沌法，利用混沌电路不可预测以及对初始条件敏感的依赖性的本质特点产生随机数。真随机数发生器的性能受以下三部分的性能影响：熵源(Entropy Source)，采集手段(Harvesting Mechanism)，以及后处理(Postprocessing)。基于模拟电路的结构，如直接放大法真随机数发生器，其熵源的统计分布更加理想，且熵源噪声不随采样周期变化而改变；基于数字电路的结构，如振荡采样法真随机数发生器，其功耗较低，集成度较高，便于在通用可编程平台(如FPGA，CPLD)上进行实现，且易于在SoC中使用。但熵源的统计特性与模拟电路相比不够理想，且采样速率与随机性能之间有着一定的联系。

利用振荡较慢的时钟去采集环形振荡器的输出信号可以得到具有一定随机性的输出序列，其随机性来源于输入信号的相位和频率中存在的物理噪声，但相位噪声方差较小，频率漂移的周期较长，故只有在采样时钟周期较长的情况下，得到的值才有较高的不确定性。这是因为相位噪声和频率漂移的影响只有在经过多个振荡周期的积累后，效果才明显。实验表明，采样时钟频率越接近环形振荡器振荡频率，输出比特的周期性就越明显。振荡采样法对采样周期的要求限制了采集速率。当需要高速率产生随机数时，采样频率与环形振荡器振荡频率可以相比拟，任意两次采样间隔很近，则噪声的影响减小，每两次采样得到的数据相关性增加，最终导致输出值的随机性减小。如何使得高速采样频率下，每个采样时钟都能采集到随机事件，对于设计高速率随机数发生器的工作者来说，是一个值得关注的问题。

实用新型内容

针对现有技术中存在的上述问题，本实用新型的目的在于设计提供一种真随机数发生器的技术方案，通过对延迟链各级输出同时采样来增加输出序列的随机性，产生的数据在进行后处理前就有良好的统计特性，而且随机性与采样频率间没有明显联系。

所述的真随机数发生器，其特征在于包括由一组反相器首尾相连组成的环形振荡器、由一组反相器串联组成的延迟链、由一组触发器组成的触发器组，环形振荡器输出端与延迟链输入端连接，延迟链中各反相器的输出与触发器组中对应触发器输入端连接，触发器组中各触发器均与采样时钟电路连接，触发器组中各触发器的输出连接到异或运算器输入端，异或运算器进行异或运算得到最终的比特输出。

所述的真随机数发生器，其特征在于所述的环形振荡器由反相器R1、R2、R3……R2n+1(n＝1，2，3……)首尾相连构成。

所述的真随机数发生器，其特征在于所述的延迟链由反相器O1、O2、O3、O4、O5、O6、O7、O8………On(n＝1，2，3……)串联组成。

所述的真随机数发生器，其特征在于所述的触发器组包括均与采样时钟电路连接的触发器D1、D2、D3、D4、D5、D6、D7、D8……Dn(n＝1，2，3……)，触发器D1、D2、D3、D4、D5、D6、D7、D8……Dn(n＝1，2，3……)的输出分别为Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8……Qn(n＝1，2，3……)。