[实用新型]一种直放站

权利要求书

1.一种直放站，其特征在于，包括：接收侧射频处理单元、第一数字下变频单元DDC、基带处理单元、数字上变频单元DUC、发送侧射频处理单元和功率放大处理单元；其中，

接收侧射频处理单元，通过接收天线接收用户信号，同时接收到从直放站的发送天线耦合回的回波信号，对接收到的射频信号进行处理后得到模拟中频信号，并将处理后的模拟中频信号转换为数字中频信号后，发送给第一DDC；

对接收到的数字中频信号进行数字下变频处理的第一DDC；

基带处理单元包括回波消除模块，以其自身输出信号的基带数字信号作为参考信号，对来自第一DDC的数字中频信号进行回波消除处理后发送给所述DUC；

对来自基带处理单元的数字中频信号进行数字上变频处理的DUC；

发送侧射频处理单元，将来自DUC的数字中频信号转换为模拟中频信号，并经过处理后得到模拟射频信号；

功率放大处理单元，接收来自发送侧射频处理单元的模拟射频信号进行放大后经发送天线发射。

2.根据权利要求1所述的直放站，其特征在于，所述直放站还包括：反馈处理单元和第二DDC，其中，

反馈处理单元，对从发送天线耦合的射频信号进行处理后得到模拟中频信号，并将处理后的模拟中频信号转换为数字中频信号后发送给第二DDC；

对接收到的数字中频信号进行数字下变频处理的第二DDC；

所述基带处理单元还包括线性/非线性处理模块，根据来自所述第二DDC的数字中频信号，对经过回波消除处理的数字中频信号进行线性和非线性处理后发送给所述DUC。

3.根据权利要求1或2所述的直放站，其特征在于，所述回波消除模块包括：训练序列发生器、切换开关k、训练序列检测器、可变延时器、回波信道估计器、FIR滤波器和加法器；

所述切换开关K的输入端与所述训练序列发生器相连，接收所述训练序列发生器发出的与用户信号不相关的训练序列，并分别输出给所述训练序列检测器、所述可变延时器和所述线性/非线性处理模块；

所述训练序列检测器根据所述第一DDC输出的数字中频信号以及所述训练序列发生器发出的训练序列估计回波信道的延时参数，并将所述延时参数输出给所述可变延时器；

所述可变延时器将所述训练序列发生器发出的训练序列延迟所述延时参数对应的时间，得到参考信号ref_d，并将所述参考信号ref_d分别输出给所述FIR滤波器和所述回波信道估计器；

所述FIR滤波器对所述可变延时器输出的参考信号ref_d进行滤波，得到期望回波信号并输出给所述加法器；

所述加法器接收所述FIR滤波器输出的期望回波信号以及所述第一DDC输出的数字中频信号，从所述数字中频信号中减去所述期望回波信号，得到经回波消除后的数字中频信号，将所述经回波消除后的数字中频信号作为回波估计的误差信号e输出给所述回波信道估计器；

所述回波信道估计器根据所述可变延时器输出的参考信号ref_d和所述加法器输出的误差信号e进行信道估计，得到估计器系数，根据所述估计器系数调整所述FIR滤波器系数，在所述估计器系数收敛时，向所述切换开关K输出切换信号；

所述切换开关K接收所述回波信道估计器输出的切换信号，将自身的输入端连接至所述加法器；所述回波消除模块向所述线性/非线性处理模块输出由所述加法器输出的经回波消除的数字中频信号。

4.根据权利要求3所述的直放站，其特征在于，所述回波信道估计器包括：最小均方差估计器，和/或递归最小方差估计器。

5.根据权利要求2所述的直放站，其特征在于，所述线性/非线性处理模块中包括用于进行线性处理的18阶的FIR结构的滤波器。

6.根据权利要求2所述的直放站，其特征在于，所述线性/非线性处理模块中的非线性处理部分采用9阶的乘累加器实现，或者采用查找表的结构实现，或者基于wiener模型的结构实现，或者基于hammerstein模型的结构实现。

7.根据权利要求1或2所述的直放站，其特征在于，所述基带处理单元采用可编程逻辑器件实现。

8.根据权利要求7所述的直放站，其特征在于，所述可编程逻辑器件为现场可编程门阵列FPGA，或者复杂可编程逻辑器件CPLD。