[实用新型]IP包合片协处理器

说明书

技术领域

本实用新型涉及一种TCP/IP网络对IP数据包进行加速处理的协处理器。

背景技术

随着高速发展的信息技术和政府大力推行信息网络建设，人们在日常生活中感受到了前所未有的信息资源共享的便利，目前网络技术正在大规模应用到国民经济的每一个角落：校园网、城域网、党政网、企业网等。在当前经济持续发展的大环境下，诸如视频组播、高清晰度电视、实时游戏以及分布式计算等宽带网络业务将加速开展，要求高性能的网络基础设施为用户带来更高的业务效率。

当前的网络及设备都采用TCP/IP协议进行互联，在这种网络环境下，经过多次网络数据设备链路层转发或者网络安全设备封装解封装后必然存在IP数据包的分片，根据标准的网络协议，数据必需正确的合片，而传统的网络设备采用基于CPU的软件方式实现IP数据包的合片(比如中高端基于Linux/Unix操作系统的网络设备、低端嵌入式的网络设备等)，这必将使IP数据包的合片成为系统的速度瓶颈，影响系统整机性能。

实用新型内容

本实用新型的目的是：提供一种提高系统整机运行速度的IP包合片协处理器。

本实用新型的目的是通过实施下述技术方案來实现的：

一种IP包合片协处理器，其特征在于：所述IP包合片协处理器为合片处理模块，模块内部包括系统计时器、计数器、系统复位器RESET、合片处理引擎、哈希表HASH、IP合片存储区、发送控制器、DDR接口和符合SPI-3标准的一组双向接口控制器，SPI-3接口控制器内置了FIFO缓存，用于SPI-3接口发送和接收数据缓存，以及接口与模块内部的逻辑相连；

合片处理引擎通过SPI-3输入接口接收系统传输的IP分片包信息，IP分片包无效直接从SPI-3输出接口发送到系统，如果有效，则计算HASH值，在HASH表找到一个空表项保存IP分片包信息，并将分片包信息通过DDR接口导入与HASH表项位置计算出对应的DDR存储器包缓冲区基地址暂存，当所有的分片收齐，将暂存在DDR存储器的IP数据包导入IP合片存储区相应位置，通过发送控制器经SPI-3输出接口发送到系统。

如权利要求1所述的IP包合片协处理器，其中SPI-3输入接口信号包括如下：

(1)系统向协处理器传送数据的同步时钟信号TFCLK；

(2)系统向协处理器发送数据时的写使能信号TENB；

(3)系统向协处理器发送数据时的数据总线TDAT[31：0]；

(4)系统向协处理器发送数据时的有效字节指示信号；TMOD[1：0]；

(5)系统向协处理器发送数据时的总线奇偶校验信号TPRTY；

(6)系统向协处理器发送数据时的包起始信号TSOP；

(7)系统向协处理器发送数据时的包结束信号TEOP；

(8)系统向协处理器发送数据时的错误指示信号TERR；

(9)系统向协处理器发送数据时的允许写指示信号DTPA；

SPI-3输出接口信号包括如下：

(1)系统从协处理器接收数据的同步时钟信号RFCLK；

(2)系统从协处理器读取数据时的写使能信号RENB；

(3)系统从协处理器读取数据时的数据总线RDAT[31：0]；

(4)系统从协处理器读取数据时的有效字节指示信号；RMOD[1：0]；

(5)系统从协处理器读取数据时的总线奇偶校验信号RPRTY；

(6)系统从协处理器读取数据时的数据有效信号RVAL；

(7)系统从协处理器读取数据时的包起始信号RSOP；

(8)系统从协处理器读取数据时的包结束信号REOP；

(9)系统从协处理器读取数据时的错误指示信号RERR。

本实用新型借助大规模集成电路技术、计算机辅助设计技术和电子设计自动化(EDA)技术，将网络IP包的合片重组处理实现于一片芯片中，即IP包合片协处理器。该协处理器可以完成IP分片包的重组功能，性能可以满足在千兆速率情况下无阻塞处理，并将完整的IP数据包回馈到主系统。网络IP包合片重组协处理器的接口设计遵循工业标准(SPI-3标准接口)，有利于芯片化实现，可应用与诸如IPSec VPN等安全网关类产品，以提高系统处理性能，降低整机成本，市场推广前景良好。

附图说明

图1是IP合片协处理器功能框图。

图2是本实用新型使用状态示意图。

具体实施方式

下面结合附图对本实用新型作进一步的说明：