[发明专利]依赖晶面的三维限制硅纳米结构的制备方法

说明书

技术领域

本发明涉及纳米电子技术中的半导体微纳加工领域，尤其涉及一种利用电子束曝光与硅各向异性湿法腐蚀相结合的制作工艺，在(100)向的绝缘体上硅(SOI)衬底上制备能够应用于量子器件的依赖晶面的三维限制硅纳米结构的加工方法

背景技术

纳米电子技术是纳米技术中最重要的一个分支，纳米电子技术的主要研究内容是特征尺寸为0.1-100纳米范围的纳米结构的加工和具有量子效应的电子器件的研究和发展。传统的量子器件只利用了电子波粒二象性中的粒子性，通过控制电子的数量来实现信号的处理。随着集成度的提高，电路的速度，功耗都成为严重的问题。在较理想的量子器件中，不是单独通过控制电子的数目，主要是通过控制电子波动的相位来实现某种功能的，因此，量子器件具有更高的相应速度和更低的功耗，具有很好的发展前景。为了量子器件的实现，必须有相应的微纳加工技术与之相匹配。

电子束曝光是上世纪60年代从扫描电子显微镜技术基础上发展起来的一种高分辨率的光刻技术。二十世纪90年代以来，美、日的一些研究部门采用电子束曝光技术相继研制成功0.1微米的CMOS器件，0.04微米的MOSFET以及0.05微米的HEMT器件。现在，电子束曝光的技术水平已经推进到纳米级，最先进的电子束直写曝光系统可以把电子束斑聚焦到2纳米，曝光出的最细图形为8纳米。毫无疑问，电子束曝光将成为新一代量子效应器件加工的有力候选。

硅各向异性湿法腐蚀过去主要应用于MEMS领域的微米量级结构的制备，如压力或加速传感器中的横膈膜或悬臂梁结构。这种工艺主要是利用硅的不同晶面在腐蚀液中具有不同的腐蚀速率这一特性，可以在硅衬底上加工出各种各样的微结构。

量子器件要实现室温下工作必须要求其特征尺寸在小于10纳米的范围，微小的表面起伏都会造成量子效应的扰动，因此，要求所制备的纳米结构表面非常光滑，尽量减小起伏。各向异性湿法腐蚀能够获得依赖于晶面的结构，可以获得远优于其它刻蚀方法所获得的刻蚀表面。同时光滑的表面也有利于减少表面态对器件性能的影响。近几年，在单电子器件的纳米结构的制备中，各向异性湿法腐蚀也被广泛采用。其中，最具代表性的日本东京大学工业科学研究所在硅基单电子晶体管方面进行了长期的研究工作。他们在这方面的主要工作是利用电子束曝光与硅各向异性湿法腐蚀相结合的技术，再辅助以氧化等工艺，在SOI衬底上制备出能够在室温下工作的单电子晶体管。为实现垂直方向上尺寸的限制，在制备单电子晶体管工艺的初始阶段，SOI衬底的顶层硅被减薄至20纳米。利用此工艺所制备的单电子晶体管能够在室温下观测到库仑阻塞效应和微分电导效应。[H.Ishikuro and T.Hiramoto.Quantum mechanical effects in thesilicon quantum dot in a single-electron transistor，AppliedPhysics Letters，71，1997，p.3691]。

然而，由于采用了顶层硅减薄的技术，除纳米结构所在区域之外的顶层硅的厚度也仅有20-50纳米，这给后续的欧姆接触工艺带来很大的困难，同时，较薄的顶层硅也会增加器件的电阻，使得器件的功耗增加，不利于器件的大规模集成。

发明内容

本发明的目的在于提供一种在SOI衬底的顶层硅上制备依赖晶面的三维限制硅纳米结构的加工方法，以达到简化工艺步骤，减小硅纳米结构量子尺寸差异，减少非纳米结构区域的顶层硅的损耗，降低所在电路电阻的目的。

本发明提供一种依赖晶面的三维限制硅纳米结构的制备方法，其特征在于，包括如下步骤：

(a)以绝缘体上硅作为衬底；

(b)在衬底上沿<110>晶向方向进行划片，作为曝光时的参考方向；

(c)将衬底进行热氧化，生成二氧化硅掩膜层；

(d)采用电子束曝光，生成平面图形；

(e)采用各向同性腐蚀液对二氧化硅掩膜层进行腐蚀；

(f)再采用各向异性湿法腐蚀，在二氧化硅掩膜层下的硅层上获得依赖晶面的三维限制硅纳米结构。

其中绝缘体上硅材料的顶层硅的晶面取向为(100)向。

其中电子束曝光是采用正型电子束胶PMMA作为抗蚀剂。

其中采用电子束曝光生成的平面图形，该图形是在纳米线条图形的基础上在需要实现三维限制的区域两端开口，曝光时纳米线条方向与划片方向平行。

其中各向同性腐蚀液为氢氟酸、氟化氨和水的混合液。

其中各向异性湿法腐蚀液为四甲基氢氧化铵、异丙醇和水的混合溶液。