[发明专利]一种自适应码流同步装置、方法及机顶盒

说明书

技术领域

本发明涉及数字电视接收机技术，尤其是涉及一种自适应码流同步装置、方法及机顶盒。

背景技术

随着数字电视接收机DVB(Digital Video Broadcasting，机顶盒)的普及使用，数字电视接收机为用户提供了海量的电视节目，方便用户选择观看喜爱的电视节目。

DVB音视频同步以及时间恢复：DVB同步的核心思想是前端编码器和终端解码器维持同样的时钟工作频率27M HZ，并在此相同的频率下通过一些关键参数定义解码器的行为时间，以达到音视频同步的目的。

具体来说就是，编码器中有单一的共同系统时钟，并且对该时钟进行三种时间值的采样，他们分别是编码器时钟记数值采样：PCR(Program Clock Reference，节目时钟参考)；编码器规定的解码时间采样：DTS(decoding time-stamp，解码时间戳)；编码器规定的显示时间采样：PTS(presentation time-stamp，显示时间戳)。其中，PCR为42bits的记数值，包括两部分PCR-Base(33bits由27MHz脉冲经300分频后的90kHz脉冲触发)和PCR-Ext(9bits由27MHz脉冲直接触发)，其中，PCR-Base的作用是在解码器切换节目时，提供对解码器PCR计数器的初始值，以让该PCR值与PTS、DTS最大可能地达到相同的时间起点。PCR-ext的作用是通过解码器端的锁相环电路修正解码器的系统时钟，使其达到和编码器一致的27MHz。DTS和PTS都是33bits的记数值用于在解码器与PCR修正的STC值(System TimeClock，系统时序时钟)比较以确定解码和显示的时间。

解码器端的同步工作流程主要包括：当新节目的PCR到达解码器时，需要更新时间基点，STC就被置位。通常第一个从解复用器中解出的PCR被直接装入到STC计数器，其后PLL(Phase Locked Loop，锁相回路或锁相环)闭环操作。每当一个新节目的PCR到达解码器时，此值被认为是锁相环的参考频率，用来与STC的当前值比较，产生的差值e经过脉宽调制后被输入低通滤波器并经放大，输出控制信号f，用来控制压控振荡器(VCO，voltagecontrolled oscillator)的瞬时频率，VCO输出的频率是在27MHz左右振荡的信号，作为解码器的系统时钟。27MHz时钟经过波形整理后输入到计数器中，产生当前的STC值，其33bits的90kHz部分用于和PTS/DTS比较，产生解码和显示的同步信号。

现有技术中，例如一种公开号为CN 1436001A的中国专利公开的一种解码系统实现视频与音频同步的方法，该专利是在DVB的同步标准上面提出的一种软件解码系统中的视频与音频同步的方法。该技术方案着重强调的是软件的解码实现，并且通过软件系统维护同步的整个机制，目的是为了解决硬件解码方式的不灵活性，降低成本，并且具有可升级性。该技术方案的技术实现是软件系统维护本地时钟STC，并且根据前端的时间参数：PCR、PTS、DTS依据下面的流程判断同步。

如果显示时间标签PTS+固定的延时＞本地参考时钟LCR，则该帧信号属于超前状态，需保留一段时间，下次再判断该帧信号是否应该播放。

如果显示时间标签PTS+固定的延时＜本地参考时钟LCR，则该帧信号属于落后状态，应该丢弃该帧信号并且去继续接受新的信号帧，直到锁住为止。

如果收到的最后一帧信号还属于落后状态，则将最后一帧播放。

该技术方案在上面的原则下维护一个阀值，当接收到的信号帧出现不同步的时候，则放大阀值的值到最大，如果收到的信号帧是同步状态则逐渐缩小阀值，直到缩小到最小为止。

但是，上述现有技术重点在于用软件系统的同步取代硬件的同步，适用范围限于对标准流的讨论，而对于码流同步的容错性和兼容性没有做阐述。比如下面异常情况下，该技术方案没有提出解决的具体途径：

a)前端编码器并没有发送时钟的采样值PCR

b)前端编码器发送的时钟采样值PCR具有较多的PCR间隔错误、PCR精度错误或者是PCR不连续错误。

c)PTS存在较多错误。

实际情况中，上面的异常码流是经常出现的，而只采用传统的方法，在遇到这些异常码流时往往显得捉襟见肘，播放效果较差或者是干脆就播放不出来。

发明内容

本发明的目的是提供一种自适应码流同步装置、方法及机顶盒，可以提高解码软件对码流的同步兼容性，使得出现异常码流时，依然可以得到高质量的播放效果。