[发明专利]电压检测电路及使用该电路的振荡器

说明书

技术领域

本发明涉及一种检测电源电压等电压的变化的电压检测电路。

背景技术

以前，在半导体集成电路中，为了检测供给的电源电压降低、电路动作不 稳定的状态，使用图9所示结构的电压检测电路(例如，参照专利文献1)。

偏压电路209，由各自栅极接地、在电源电压和接地点之间串联插入的p 沟道型的MOS晶体管208和n沟道耗尽型MOS晶体管207构成，n沟道耗 尽型MOS晶体管207作为恒流元件动作。

电流镜电路由栅极共同连接的p沟道型MOS晶体管201及202构成，在 MOS晶体管201的漏极上作为恒流元件连接n沟道耗尽型MOS晶体管203， MOS晶体管202的漏极为输出端子。

MOS晶体管202的漏极上连接n沟道型MOS晶体管204的漏极，n沟道 型MOS晶体管204的栅极与MOS晶体管208的漏极连接、源极接地连接。

MOS晶体管202的漏极上作为放大电路连接由p沟道型的MOS晶体管 205和n沟道型MOS晶体管206构成的CMOS反相器。

而且，上述的电压检测电路，如图10所示，由于电源电压超过预定的电 压，N2成为「H」电平(图10(a))，施加在上述CMOS反相器的栅极上的 电压从「H」电平(电源电压)转变为「L」电平(接地电位)(图10(b))， 并输出「H」电平信号。

在上述电路中，检测出的电源电压在预先设定的电压以下时输出「L」电 平的信号，超过预先设定的电压时输出「H」电平信号。

【专利文献1】特开2003-115753号公报

但是，对于专利文献1所示的电压检测电路，由于需要节省电力，往往将 耗尽型MOS晶体管203的宽长比(W/L)设置得小，并将常时消耗的电流值 设置得小。而且，输出级的MOS晶体管205和206的栅极面积往往较大，因 而栅电容变大。

因此，在上述传统例中存在的问题是，电荷给栅电容和寄生电容的充放电 需要耗时，N3从「H」电平变为「L」电平的状态或从「H」电平变为「L」 电平的状态需要耗费时间。

发明内容

本发明是鉴于上述情况而研制的，其目的在于提供一种与传统技术相比能 将测定对象的电压超过预先设定的电压或比设定的电压低时的检测结果更高 速输出的电压检测电路。

本发明的电压检测电路的特征在于设有：

由电流源和第一MOS晶体管串联连接而成的、将输入到该第一MOS晶 体管的栅极的检测电压作为输入电压而输出的输入缓冲器；由源极与电源连 接、漏极与信号输出端子连接的p沟道型第二MOS晶体管和源极接地、漏极 与上述信号输出端子连接的n沟道型第三MOS晶体管构成的输出缓冲器；信 号输入端子与上述第一MOS晶体管的漏极连接、第一输出端子与上述第二 MOS晶体管的栅极连接、第二输出端子与上述第三MOS晶体管的漏极连接 的定时调整电路，在输入到上述信号输入端子的输入电压上升时使上述第一和 上述第二输出端子的电压下降，另一方面，在上述输入电压下降时使上述第一 和上述第二输出端子的电压上升，并在各输出端子之间错开这些电压下降和上 升之定时；以及根据上述第一和上述第二输出端子的电压变化和上述信号输出 端子的电压变化，使上述输入电压的上升和下降的速度加快的电压检测部。

本发明的另一电压检测电路的特征在于，

上述输入缓冲器由恒流源和串联连接在该恒流源及电源与接地点之间的、 其栅极被施加检测电压的n沟道型或p沟道型第一MOS晶体管构成，

上述电压检测部由如下各部分构成：源极与电源连接、栅极与上述信号输 出端子连接的p沟道型第四MOS晶体管；源极与该第四MOS晶体管的漏极 连接、栅极与上述第一输出端子连接、漏极与上述第一MOS晶体管和上述电 流源的连接点连接的p沟道型第五MOS晶体管；漏极与上述第五晶体管的漏 极连接、栅极与上述第二输出端子连接的p沟道型第六MOS晶体管；以及漏 极与该第六MOS晶体管的源极连接、栅极与上述信号输出端子连接、源极接 地的n沟道型第七晶体管。

本发明的另一电压检测电路的特征在于，

上述定时调整电路，在上述输入电压上升时，以比上述第一输出端子早的 定时进行上述第二输出端子的电压下降，而在上述输入电压下降时，以比上述 第二输出端子早的定时进行上述第一输出端子的电压上升。

本发明的另一电压检测电路的特征在于，