[发明专利]电平转换器与相关的输入/输出缓冲器

说明书

技术领域

本发明有关于一种半导体装置，特别有关于一种电平转换器。 

背景技术

进阶的系统电路板可接收一核心电源电压(例如约1.0V)用以供电至集成电路的一核心电路，以及一输入/输出电源电压(例如约3.3V)用以供电至集成电路的多个驱动器(例如输入缓冲器、输出缓冲器或预驱动器)或其它。在这些系统中，电平转换器通常由核心电源电压与输入/输出电源电压供电，以便将信号由核心电源电压电平的信号调整至输入/输出电源电压电平的信号。 

发明内容

在电源启动周期(power-up)中，当输入/输出电源电压在核心电源电压之前备妥(ready)时，输出信号OUT_IO与OUTB_IO的逻辑电平会处于未知状态。此状况将可能导致数据冲突(data contention)或误动作，而产生无法恢复的损害或烧毁。有鉴于此，本发明提供一种电平转换器及一种输入/输出缓冲器，能够在电源启动周期中，设定输出信号的逻辑电平为一既定已知状态。 

本发明提供一种电平转换器，包括一第一逻辑单元，由一输入/输出电源电压供电，用以接收具有一核心电源电压的输入信号，并且第一逻辑单元包括第一、第二输出端；以及一第一驱动器，耦合至第一输出端，用以在电源启动周期中核心电源电压尚未备妥时，通过交流耦合使得第一输出端上的电压电平(voltage level)追随输入/输出电源电压变动。 

本发明还提供一种电平转换器，包括一第一逻辑单元，由一输入/输出电源电压供电，用以接收具有一核心电源电压的输入信号，并且第一逻辑单元 包括第一、第二输出端；以及一第一驱动器，耦合至第一输出端，用以在电源启动周期中核心电源电压尚未备妥时，拉低第一输出端的电压电平。 

本发明还提供一种电平转换器，包括一第一逻辑单元，由一第一电源电压供电，第一逻辑单元具有一第二电源电压的输入信号并且包括第一、第二输出端；以及第一、第二驱动器，分别耦合于第一输出端与第一电源电压之间以及第二输出端与第二电源电压之间，其中在电源启动周期中第一或第二电源电压中之一尚未备妥时，第一驱动器通过交流耦合使得第一输出端上的电压电平追随第一电源电压变化，而第二驱动器拉低第二输出端的电压电平或维持第二输出端的电压电平。 

本发明还提供一种输入/输出缓冲器，包括多个前述电平转换器；以及多个驱动单元，耦合于电平转换器与一接合垫之间，用以在电源启动周期中，根据电平转换器中第一或第二输出端上的电压，将接合垫上的一逻辑状态选择性地设定为多个既定逻辑状态中之一。 

利用本发明能够在电源启动周期中，设定输出信号的逻辑电平为一既定已知状态，可避免数据冲突或误动作而产生无法恢复的损害或烧毁。 

附图说明

图1为输出缓冲器的一实施方式。 

图2为电平转换器的一实施方式。 

图3表示应用于图2中输入/输出电源电压与核心电源电压间的关系。 

图4为电平转换器的另一实施方式。 

图5为电平转换器的另一实施方式。 

图6为电平转换器的另一实施方式。 

图7为电平转换器的另一实施方式。 

图8为电平转换器的另一实施方式。 

图9为电平转换器的另一实施方式。

图10A为电阻性组件的一实施方式。 

图10B为电阻性组件的另一实施方式。 

图10C为电阻性组件的另一实施方式。 

图10D为电阻性组件的另一实施方式。 

图11为电平转换器的另一实施方式。 

图12为电平转换器的另一实施方式。 

图13为电平转换器的另一实施方式。 

图14为电平转换器的另一实施方式。 

图15为电平转换器的另一实施方式。 

图16为电平转换器的另一实施方式。 

图17为输入/输出缓冲的一实施方式。 

图18为拉升驱动器与拉低驱动器的一实施方式。 

图19A为弱化拉升电阻的一实施方式。 

图19B为弱化拉升电阻的另一实施方式。 

图20A为弱化拉低电阻的一实施方式。 

图20B图为弱化拉低电阻的另一实施方式。 

图21用以表示电平转换器的输出信号的逻辑状态与驱动信号间的关系。 

图22为电子系统的一实施方式。