[发明专利]对视频编码数据流进行解码的系统和方法

说明书

技术领域

本发明一般涉及视频解码技术，以及更具体地，本发明涉及一种用于对视频编码数据流进行解码的系统和方法。

背景技术

作为新一代视频编码标准，H.264标准在以往视频编码标准的基础上对视频编码算法进行了改进，使得H.264算法具有更高的编码效率。这样，在电影以及因特网视频等应用方面，广泛采用了H.264编码标准。与诸如MPEG-2的以往视频编码标准相比，H.264具有更高的压缩率以及更高的计算复杂性。在这种情况下，对于H.264解码器的软件实现来说，将高清视频编码数据流进行实时解码对于软件程序人员以及解码器的底层平台两方面均提出了挑战。

当解码器的底层平台是基于多核处理器实现、并且每个单独的处理器核不足以实现H.264的高清实时解码时，一种直接的处理方式是并行地在多核上进行解码。对于诸如高清视频处理以及游戏产业的多媒体应用，为了适应这些多媒体应用对处理能力越来越高的要求，实现多媒体专用设备多核化已经成为当前计算系统的一个主要发展趋势。为此，各个处理器生产厂商分别开发出多种并行处理器架构，并已经将其投入实践。例如，Cell宽带引擎(Cell BroadbandEngine，缩写为Cell BE)处理器是一种基于Cell宽带引擎架构(CellBroadband Engine Architecture)的为多媒体应用开发的全新多核处理器。

图1示出了现有技术中的一种具有8个SPU的Cell BE处理器架构的示意图。如图1所示，现有的Cell BE处理器100包括：PPU(PowerProcessing Unit)单元110，该PPU单元110是基于PowerPC架构的控制处理单元(Power Processing Unit)；多个SPU(Synergistic ProcessingUnit)单元121-128，其中每个SPU单元是SIMD的协处理器单元(Synergistic Processing Unit)；以及EIB(Element Interconnect BUS)总线130，该总线是用以连接PPU 110、SPU 121-128、主存储器140以及I/O单元150的高速交互总线(Element Interconnect BUS)。

PPU单元110是并发多线程处理器，操作系统运行于PPU110上，用于对SPU进行调度和管理，而SPU 121-128则主要负责计算工作。PPU单元110通过EIB总线130直接与主存储器140和I/O单元150耦合，因而PPU单元110作为主控单元对主存储器140和I/O单元150的访问速度较快。

对于图1所示的Cell BE 100来说，尽管单个SPU单元121-128具有较高的计算能力，但是由于H.264标准的复杂性与高度压缩比，难以在单独的处理器核中对其进行高清视频的实时解码。

因而，需要一种能够使用多核技术来对符合H.264标准的视频编码数据流进行并行实时解码的系统和方法。

发明内容

本发明的目的在于提供一种用于使用多核技术来对符合H.264标准的视频编码数据流进行并行实时解码的系统和方法。

根据本发明的一方面，提供一种对视频编码数据流进行解码的系统，包括：第一功能单元，用于对视频编码数据流中的图像执行第一解码功能；第二功能单元，用于在第一解码功能完成后，对视频编码数据流中的图像执行第二解码功能；第三功能单元，用于在第一和二解码功能完成后，对视频编码数据流中的图像执行第三解码功能；控制单元，用于控制第一功能单元、第二功能单元和第三功能单元，使得：在所述第一功能单元对所述视频编码数据流中的第一图像执行所述第一解码功能的同时，所述第二功能单元对所述视频编码数据流中已经对其执行了第一解码功能的第二图像执行所述第二解码功能，以及所述第三功能单元对所述视频编码数据流中已经对其执行了第一解码功能和第二解码功能的第三图像执行所述第三解码功能。

根据本发明的另一方面，提供一种对视频编码数据流进行解码的方法，包括：对视频编码数据流中的图像执行第一解码功能；在第一解码功能完成后，对视频编码数据流中的图像执行第二解码功能；在第一和二解码功能完成后，对视频编码数据流中的图像执行第三解码功能；其中在对所述视频编码数据流中的第一图像执行所述第一解码功能的同时，对所述视频编码数据流中已经对其执行了第一解码功能的第二图像执行所述第二解码功能，以及对所述视频编码数据流中已经对其执行了第一解码功能和第二解码功能的第三图像执行所述第三解码功能。

附图说明

参考以下结合附图的详细说明，本发明的特征、优点以及其他方面将变得更加明显，在附图中：