[发明专利]一种系统定时方法和装置

说明书

技术领域

本发明涉及高速串行接口协议(SRIO，Serial RapidIO)技术，特别涉及一种利用SRIO消息传递作为系统定时的方法和装置。

背景技术

当前，很多系统基于SRIO交换来构建，比如，基站系统。

图1为现有基于SRIO交换的基站系统结构示意图(仅表示出与本发明相关的组成部分)。如图1所示，该基站系统由一个主控单元11和M(M≥1)个基带单元12组成。其中，主控单元11主要用于完成系统控制、配置和操作维护等功能，基带单元12主要用于完成基站信号处理等功能。

其中，主控单元11中包括：一个SRIO交换芯片113和一个带有SRIO接口的处理器111，两者通过SRIO接口S(M)相连，并进一步包括一个定时模块112。基带单元12中包括：一个SRIO交换芯片122和N(N≥1)个带有SRIO接口的数字信号处理器(DSP，Digital Signal Processing)121，即DSP(j，i)121，其中，j代表基带单元的编号，取值为从0到M-1；i代表各DSP的编号，取值为从0到N-1；此外，图1所示基带单元12中进一步包括一个定时缓冲器123。需要说明的是，为简化附图，图1中只表示出了一个基带单元12，即基带单元(0)12的内部结构，其它基带单元12的内部结构与基带单元(0)12基本相同，区别仅在于包括的DSP数目可能不同，不再赘述。

基带单元12中的DSP(j，i)121通过各自的SRIO接口S(j，i)与基带单元12中的SRIO交换芯片122相连；基带单元12中的SRIO交换芯片122进一步通过SRIO接口S(j)与主控单元11中的SRIO交换芯片113相连。主控单元11中的定时模块112输出多组定时信号，即图1中所示的T(j)和T(M)。其中，定时信号T(j)通过系统定时信号线发送到各基带单元12中的定时缓冲器123，各定时缓冲器123接收到定时信号T(j)后，复制N份，并分别发送给自身所在基带单元12中的各DSP121，作为DSP中断；定时信号T(M)通过系统定时信号线发送给主控单元11中的处理器111，作为处理器中断。通常，定时信号T(j)中既包括帧中断信息，又包括时隙中断信息，而定时信号T(M)中通常只包括帧中断信息。后续过程中，各基带单元12中的DSP121以及主控单元11中的处理器111如何根据接收到的定时信号进行相应处理为本领域公知，且与本发明所述方案无直接关系，故不作详细介绍。

从上述介绍可以看出，在现有基于SRIO交换的基站系统中，系统定时的方式为：使用专门的一组系统定时信号线从主控单元中的定时模块连接到各基带单元，通过所述系统定时信号线将定时模块生成的定时信号发送到各基带单元，进而发送到各基带单元中的DSP。可是，这种系统定时方式如果应用到基于某些标准架构，如微型通信计算架构(MTCA，Micro TelecommunicationComputing Architecture)构建的基站系统中，尤其是采用高级子卡(AMC，Advanced Mezzanine Card)等标准板卡的基站系统中，就会带来一系列问题，比如：

MTCA架构为一标准架构，各板卡之间的连接方式按标准预先已经确定，所以，如果要在基于MTCA架构的基站系统中采用图1所示系统定时方式，可能需要专门定制系统背板。另外，如果采用第三方提供的标准板卡，则可能需要对基带板卡(对应基带单元)及主控板卡(对应主控单元)内部的定时逻辑进行修改，而通常情况下，第三方是不会提供标准板卡的可编程逻辑及印刷电路板(PCB，Printed Circuit Board)连线的详细资料的，所以使得修改定时逻辑不可行；另外，即使资料完善、技术可行，也会需要耗费较大的修改工作量，实现起来很不方便。

发明内容

有鉴于此，本发明主要目的在于提供一种系统定时方法，应用该方法无需定制系统背板或修改现有标准板卡，方便用户使用。

本发明的另一目的在于提供一种系统定时装置，应用该装置无需定制系统背板或修改现有标准板卡，方便用户使用。

为达到上述目的，本发明的技术方案是这样实现的：

一种系统定时装置，该装置包括：主控单元和基带单元；其中，所述主控单元中包括处理器和定时模块；所述基带单元中包括数字信号处理器DSP；

所述定时模块，用于生成定时信号并发送到所述处理器；

所述处理器，用于根据接收到的所述定时信号生成定时编码消息，并将所述定时编码消息发送给所述DSP；

所述DSP，用于接收并获取所述定时编码消息中携带的定时信息。