[发明专利]信号放大装置

说明书

技术领域

本发明关于一种电子装置，尤指一种信号放大装置。

背景技术

请参照图1，图1是现有技术运算放大器10的示意图。运算放大器10包含有输入差动级11与输出级12，简而言之，输入差动级11由晶体管M_a～M_e所形成，而输出级12由晶体管M_f、M_g所形成。此外，依据此现有技术，运算放大器10具有一个主极点(dominant pole)、两个复数高频极点(complex high frequency pole)与一个零点(zero)。由于补偿电阻R_z与补偿电容C_c所形成的前馈路径(feed-forward path)并不将输入差动级11传输至输出级12的高频信号反相，因而显示出运算放大器10的效能将会有两种衰减情形。第一种衰减情形是对于与补偿电容C_c同阶(same order)的负载电容C_L的运算放大器10的严重衰减(severe degradation)，而第二种衰减情形则是输入差动级11中P型金属氧化物半导体所造成的单增益(unity gain)组态中负电源(negativesupply)V_BB将零点显示于运算放大器10的主极点频率上。以上的衰减情形对于使用高频切换整流器(high-frequency switching regulator)来产生电源的取样数据系统将会造成严重的效能衰减。

请参照图2，图2是另一现有技术运算放大器20的示意图。运算放大器20包含有输入差动级21、电流变压器22与输出级23。由晶体管M_a’～M_e’所形成的输入差动级21使用串接(cascade)组件M_c1、M_c2来减少对于切换电容应用时由负电源V_BB所提供的电容值。电流变压器22由晶体管M_h’～M_j’所形成，其中此项技术被称为“接地栅极梯级补偿(grounded gate cascade compensation)”，而输出级23则由晶体管M_f’～M_g’所组成。与图1所示的运算放大器10相较，运算放大器20在节点N₁提供了虚地(virtual ground)以消除前馈路径但由于米勒效应(Miller effect)的关系仍会产生主极点。因此，补偿电容C_c’连接于输出节点N₂与节点N₁的虚地之间。然而，当运算放大器频宽设计得较高时，运算放大器20经常会在单增益频率附近产生极点与零点所形成的偶极(pole-zero doublet)。在放大器的单增益频宽中极点与零点的偶极会延长放大器的稳定时间(settling time)而限制了放大器本身的高速处理效能。

发明内容

为了解决放大器偶极延长放大器稳定时间的技术问题，本发明提供一种通过搭配使用输入/出组件与核心组件而可需较少稳定时间的信号放大装置，以解决上述的问题。

依据本发明的实施方式，其揭露一种用来将第一输入信号转成第一输出信号的信号放大装置。信号放大装置包含有输入级电路、级联电路、输出级电路与第一电容。输入级电路用来接收第一输入信号，级联电路耦接于输入级电路并包含有多个第一级联式晶体管，其中第一级联式晶体管的等效氧化层厚度不相同，而输出级电路具有耦接于级联电路的第一输入端口与用来输出第一输出信号的第一输出端口。第一电容则具有连接到输出级电路第一输出端口的第一端与耦接于级联电路的第二端，其中第二端并未连接到输出级电路的第一输入端口。

本发明的信号放大装置利用不同等效氧化层厚度的晶体管，缩短了放大装置的稳定时间。

附图说明

图1为现有技术运算放大器的示意图。

图2为另一现有技术运算放大器的示意图。

图3为本发明第一实施方式的信号放大装置的示意图。

图4为第一输入信号V_in与第一输出信号V_out之间转换函数式的频率响应的波特图。

图5为本发明第二实施方式的信号放大装置的示意图。

图6为本发明第三实施方式的信号放大装置的示意图。

图7为本发明第四实施方式的信号放大装置的示意图。

具体实施方式