[发明专利]一种改善ACLR指标的方法及装置

说明书

技术领域

本发明涉及移动通信技术领域，尤其涉及一种改善TD-SCDMA系统中多载波ACLR指标的方法及装置。

背景技术

在现有的TD-SCDMA(Time Division Synchronous CDMA，时分-同步码分多址)系统中，ACLR(Adjacent Channel Leakage Ratio，邻道泄漏功率比)是基站无线射频指标中的一项重要指标，该指标表明工作信号信道的发射功率与其落到相邻信道辐射功率的比值；其中，影响ACLR的最关键因素是功率放大器的线性度和数据的峰均比，即增加功率放大器的额定功率和降低基带数据的峰均比均可以改善ACLR指标。

其中，通过降低基带数据的峰均比是目前常用的改善ACLR指标的手段；目前在TD-SCDMA的标准中规定一个小区中各个频点都使用同一个midamble，而多个频点的相同信号叠加在一起会导致midamble峰值很高，远大于data(数据)部分，即导致了midamble的峰均比过高，因此要降低基带数据的峰均比首先要考虑降低midamble的峰均比，现有技术中通常有两种改善midamble的峰均比方法：一种是多载波下载波之间相位旋转，一种是多载波下用户相位旋转；但是，采用使用上述两种方法来改善midamble的峰均比时，会存在由NCO(数字中频振荡器)的轻微误差而严重恶化多载波的数据峰均比的情况，具体原因如下：

图1示出了多载波数字上变频结构、图2示出了多载波数字下变频结构；如图所示，在数字中频处理时，对于多载波工作环境每个载波对应一个NCO，而NCO的频率计算公式为：

NCO频率控制字＝所需NCO频率/参考时钟×2⁴⁸

其中，所需NCO频率＝射频频率-本振-参考时钟，

参考时钟＝1.28MHz(系统码片时钟)×数字内插倍数(整数)

其中，当数字内插倍数(整数)不能被所需NCO频率整除时，NCO频率控制字就不是整数，需要进行取整处理，将没有除尽的部分丢弃；而根据标准定义的载波步进为200Hz，因此所需的NCO频率是200Hz的整数倍，此频率使用频率控制字来控制产生，当频率控制字取整后，会产生一个非常小的频率误差，导致相应载波不能被200Hz整除，这样会导致使用5ms的时间周期(即观测频率为200Hz)来观察此载波信号时每5ms观察到的载波信号的初相都不同，只有整除时在每个5ms内包含了整数个载波信号周期，每5ms的载波信号的初相才相同；因此，不能整除时在连续多子帧数据中每子帧的多个载波的NCO的初相不同会导致每子帧多载波合成后的数据的峰均比不同，等效于NCO给每个载波信号加上了一个旋转相位，也就是改变了载波或用户的旋转相位，恶化了算法性能进而恶化了基带数据峰均比，从而也就恶化了ACLR指标。

针对此，现有解决此问题的方法是保证数字内插倍数是2的N次幂，从而可以消除NCO的频率误差；但是，目前在芯片允许的时钟范围内要求数字内插倍速越大越好，而该解决方案在保证数字内插倍数是2的N次幂时，就不能保证数字内插倍数足够大，因而也就不能有效利用数字中频芯片的性能。

发明内容

有鉴于此，本发明解决的问题是提供一种改善ACLR指标的方法及装置，有效的改善了ACLR指标。

为解决上述问题，本发明提供的技术方案如下：

一种改善ACLR指标的方法，包括：

预设数字变频芯片中的数字中频振荡器NCO初相；

将各载波数字变频通道的NCO初相重同步为相同相位。

其中，所述预设初相具体为：

对数字变频芯片中的NCO初相寄存器的值进行预先设置。

其中，所述重同步具体为：

根据系统同步信号产生相位重同步信号；

根据该重同步信号将数字变频芯片中各载波数字变频通道的NCO初相重新设置为所述初相寄存器的值。

其中，所述系统同步信号为系统中的5ms脉冲同步信号。

其中，所述数字变频芯片为数字上变频DUC芯片。

其中，所述数字变频芯片为数字上变频DUC芯片和数字下变频DDC芯片。

其中，所述预先设置的初相寄存器的值为0。

一种改善ACLR指标的装置，包括：预设单元和重同步单元；其中，

所述预设单元用于：预设数字变频芯片中的数字中频振荡器NCO初相；

所述重同步单元用于：将各载波数字变频通道的NCO初相重同步为相同相位。

其中，所述预设单元进一步用于对数字变频芯片中的NCO初相寄存器的值进行预先设置。