[发明专利]移位寄存器及液晶显示栅极驱动装置

说明书

技术领域

本发明涉及一种移位寄存器，特别是一种用于液晶显示的移位寄存器及液晶显示栅极驱动装置。

背景技术

一般来讲，一个有源驱动显示设备，例如液晶显示，是一个像素阵列在数据线和扫描线交错的矩阵当中的。在这里，像素阵列的横向部分是由扫描线组成，该扫描线则是由一个移位寄存器作为扫描驱动来给像素阵列提供信号。

上述移位寄存器主要是由非晶硅薄膜晶体管组成，虽然非晶硅薄膜晶体管具有比较低的迁移率，但是，在关闭状态下具有非常低的漏电流以及在大面积布置的情况下具有比较一致的开启电压，因此，非晶硅薄膜晶体管作为移位寄存器的基本元件越来越受到重视。

如图1所示，为现有移位寄存器的工作原理示意图。该移位寄存器主要包括两个部分，一部分为节点控制电路1，另一部分为通过节点控制的输出电路2，其中，通过节点控制电路1产生的节点A用于控制非晶硅薄膜晶体管TA的开启状态，产生的节点B用于控制非晶硅薄膜晶体管TB的开启状态。该电路中，节点A控制TA的开启状态主要有两种情况，其工作时序图分别如如图2和图3所示，其中VGH为高电平输入端、VGL为低电平输入端、CLK为时钟信号、G(n-1)、G(n)、G(n+1)为相邻移位寄存器的输出信号。图1中的移位寄存器按照图2中的工作时序工作时，该移位寄存器的主要优点是：非晶硅薄膜晶体管TA的占空比比图3的小50％。但是，由于当输出信号G(n) 由高电平拉为低电平时，都是由非晶硅薄膜晶体管TB的开关来完成的。一般设计非晶硅薄膜晶体管TB的宽长比(即，晶体管制作中沟道的宽度和长度的比值，该比值与晶体管的工作电流成正比)要小于非晶硅薄膜晶体管TA的宽长比，所以容易造成输出端由高电平变为低电平的延迟，而且给作为拉低输出电平的非晶硅薄膜晶体管TB带来很大的压力。如果按照图3中的时序来工作，首先非晶硅薄膜晶体管TA的占空比比图2大50％，这样很容易增加非晶硅薄膜晶体管TA的开启电压的偏移，从而减少非晶硅薄膜晶体管TA的寿命。但是，采用图3的工作时序也有其自身的优点，非晶硅薄膜晶体管TA在时钟信号CLK由高电平变为低电平的时候，还是开启状态，所以可以通过非晶硅薄膜晶体管TA来使输出端放电，将其拉为低电平。这样既可以减少输出的延迟，也可以减少作为拉低输出电平的非晶硅薄膜晶体管TB的压力。

但是，不管图1的移位寄存器是按照图2还是图3的时序来工作，都会面临一个同样的问题是，当偏置电压运用在非晶硅薄膜晶体管的栅极上面，非晶硅薄膜晶体管的开启电压开始随着偏置电压的极性为正电压而增加。当非晶硅薄膜晶体管用来作为像素的驱动的时候，非晶硅薄膜晶体管的工作占空比非常小，典型的在0.1％到0.2％之间，因此，它处于开启的时间相对关闭的时间来说比较短，基本上开启时间不会受到什么影响。但是，作为像素驱动的移位寄存器电路中，非晶硅薄膜晶体管的占空比比较大，基本在5％-10％之间，甚至更大，这样在栅极正向偏置电压下面，非晶硅薄膜晶体管的工作电流会下降，而且开启电压的偏移也会越来越大，最后阻止非晶硅薄膜晶体管正常工作。在图1所示的移位寄存器中，表现为：主要的非晶硅薄膜晶体管TA的开启电压的大小会逐渐升高，并且越来越大，节点A的电压不能再开启非晶硅薄膜晶体管TA，从而影响非晶硅薄膜晶体管TA的寿命，导致电路不能正常工作。

发明内容

本发明的目的是为了解决用于控制输出信号的非晶硅薄膜晶体管的开启电压会随着工作时间的增加，偏移越来越大的问题，提供一种移位寄存器及使用该移位寄存器的栅极驱动电路，以使得液晶显示器的栅极驱动电路具有低成本、低功耗，使用寿命长的优点。

为了实现上述目的，本发明提供了一种移位寄存器，包括：

第一薄膜晶体管，其漏极连接第一时钟信号输入端，源极连接输出信号端；

第二薄膜晶体管，其漏极分别与所述第一薄膜晶体管的源极和所述输出信号端相连接，源极连接低电平输入端；

补偿开启电压单元，用于补偿所述第一薄膜晶体管的栅极的开启电压，分别与第二时钟信号输入端、第三时钟信号输入端、输入信号端、所述输出信号端、所述第一薄膜晶体管的栅极和所述低电平输入端相连接；

低电平保持单元，用于当所述输出信号为低电平时，保持所述输出信号的状态，分别与所述输入信号端、所述第二时钟信号输入端、所述第二薄膜晶体管的栅极和所述低电平输入端相连接；

所述补偿开启电压单元包括：

第三薄膜晶体管，其栅极连接所述第二时钟信号输入端，源极与所述第一薄膜晶体管的栅极连接；