[发明专利]一种点灯系统和方法

说明书

技术领域

本发明涉及指示灯显示，尤其涉及一种点灯系统和方法。

背景技术

目前，随着各项技术的发展，通信设备的功能越来越全面，集成度也越来越高，如出现了集成了数据安全、语音通信、视频交互、业务定制等功能的通信设备。相应地，作为通信设备的辅助显示设备的指示灯，其数量也随之增加，并且其显示状态的复杂度也逐渐增大。

现有技术中，对指示灯的状态控制，通常都是由CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)或FPGA(FieldProgrammable Gate Array，现场可编程门阵列)等可编程逻辑芯片并行点灯来实现的，即对应各个指示灯的状态控制信号分别通过逻辑芯片的一个管脚进行传输，指示灯的数量越多，所需占用的管脚数就越多。然而，目前的可编程逻辑芯片通常为标准件，其管脚的数量和逻辑单元的规模是成正比的，因此在逻辑单元需求量一定的情况下，为了实现对较多指示灯的状态控制，则可能需要调换逻辑单元规模较大的芯片，以满足较多管脚的需求，但这样一来，不仅造成逻辑资源的浪费，也会使得成本加大；或者，也可能使用多个可编程逻辑芯片来扩展管脚的数量，但这样的话，同样会造成逻辑资源的浪费和成本的加大，并且由于增加了芯片之间的通信，致使加大了可编程逻辑芯片的设计复杂度。

发明内容

有鉴于此，本发明中一方面提供一种点灯系统，另一方面提供一种点灯方法，以节约逻辑资源。

本发明所提供的点灯系统，包括：

可编程逻辑模块，用于将需要并行输出的点灯信号，进行时钟采样后串行输出，并对应所述串行输出的点灯信号同步输出移位信号和锁存信号；

串入/并出移位锁存模块，用于根据所述移位信号和锁存信号将所述串行输出的点灯信号转换为并行信号输出，利用所述输出的并行信号进行点灯。

其中，所述串入/并出移位锁存模块包括：一个串入/并出移位锁存芯片，或者级联的两个或两个以上的串入/并出移位锁存芯片。

较佳地，所述可编程逻辑模块包括：CPLD芯片或FPGA芯片。

本发明所提供的点灯方法，包括：

A、可编程逻辑模块将需要并行输出的点灯信号，进行时钟采样后串行输出，并对应所述串行输出的点灯信号同步输出移位信号和锁存信号；

B、串入/并出移位锁存模块根据所述移位信号和锁存信号将所述串行输出的点灯信号转换为并行信号输出，利用所述输出的并行信号进行点灯。

其中，步骤A之前，该方法进一步包括：根据指示灯的刷新频率，设置采样时钟；根据所述采样时钟及指示灯的个数，设置移位时钟和锁存时钟；

所述步骤A包括：可编程逻辑模块根据设置的采样时钟，利用计数器进行采样计数；在所述采样时钟的上升沿，将采样到的点灯信号从自身的设定管脚输出，并按照所述移位时钟和所述锁存时钟同步输出移位信号和锁存信号；

步骤B中所述串入/并出移位锁存模块根据移位信号和锁存信号将所述串行输出的点灯信号转换为并行信号输出包括：串入/并出移位锁存模块在所述移位信号的上升沿，将自身移位寄存器中的数据依次进行移位，并将所述点灯信号从所述可编程逻辑芯片的设定管脚移入自身的移位寄存器；在所述锁存信号的上升沿，将自身寄存器中的数据并行输出。

较佳地，所述移位时钟为所述采样时钟的反向时钟；所述锁存时钟的频率为所述采样时钟频率的1/N，N为指示灯的个数。

其中，所述串入/并出移位锁存模块包括：一个串入/并出移位锁存芯片，或者级联的两个或两个以上的串入/并出移位锁存芯片。

从上述方案可以看出，本发明由可编程逻辑模块将需要并行输出的点灯信号，进行时钟采样后串行输出，并对应所述串行输出的点灯信号同步输出移位信号和锁存信号；并由串入/并出移位锁存模块根据所述移位信号和锁存信号将所述串行输出的点灯信号转换为并行信号输出，利用所述输出的并行信号进行点灯。从而使得本发明中的点灯技术无论指示灯的数量多么巨大，都只需占用可编程逻辑模块的三个管脚，因此可编程逻辑模块的规模可只根据逻辑单元的需求进行选取，无需根据指示灯的个数选取，从而大大节省了逻辑资源，进一步还降低了成本。

附图说明

图1为本发明实施例中点灯系统的示例性结构图；

图2为本发明实施例中的一个应用示例；

图3为图2所示应用示例中74AHC595芯片的结构示意图；

图4为图2所示应用示例中各信号的时序图；

图5为本发明实施例中点灯方法的示例性流程图。

具体实施方式