[发明专利]无线传感器网络节点应用中AES协处理器系统与架构

说明书

所属技术领域

本发明涉及加解密算法，尤其是无线传感器网络节点的低成本低功耗特定环境下的AES协 处理器的设计方法和系统。

背景技术

近年来，由于广泛的应用前景，无线网络化智能传感器的研究引起了各方的高度重视， 已形成一个研究热点，但研究需要考虑的因素或者说需要研究的问题很多。安全性就是其中 一个重要的方面。现在，无线网络广泛应用，但无线网络由于其特殊的传播方式而缺乏足够 的安全性，网络上传输的信息随时都会受到非法盗听、篡改和破坏等威胁。使用数据加密技 术来对信息进行加密，可以在很大程度上提高无线网络的安全性。随着WLAN的不断发展，它 的安全问题不断受到广泛的关注。近年来，国内外的研究，一个是以密码学理论为基础的各 种数据加密算法；另一个是以计算机网络为背景的网络信息安全传输模型的研究。其中密码 学算法已经在实际应用中取得非常好的效果，而后者尚在理论探索阶段。随着无线网络的迅 速发展，无线设备的更多应用，无线网络的安全性迫切需要得到加强。

AES是一种新的对称数据分组加密算法，可以用于保证数据在无线信道的安全传输。目前， 有许多AES协处理器的设计方案，其中大多数主要关注于算法实现的吞吐率和速度，极大多数 采用并行，流水线的设计实现，功耗和面积方面考虑较少，使之在便携设备等对硬件开销和 功耗要求苛刻的领域中的应用受到限制。

而在无线传感器网络的大部分节点中采用电池供电，功耗约束就成为其中最重要的考虑 因素，它影响着节点的生命周期和数据传输的可靠性。一般设计很少考虑功耗需求，因此不 适合应用在此特定环境下。同时，作为传感器系统的一部分，AES通常作为协处理器集成在收 发器件或者微处理器中，因此AES的硬件实现面积也需要进行优化，同时电路结构也要尽可能 规整。而普通的设计一般不考虑面积优化，从而不便于集成。

发明内容

为了克服现有的多数AES协处理器设计中硬件成本和功耗过大，不适于无线网络节点中集 成的不足之处，本发明提出了一种无线传感器网络节点应用中AES协处理器中的模块复用方 法。该方法在保证数据可靠的基础上不仅能降低应用成本，减小硬件开销，还能有效降低功 耗，而且系统吞吐率也符合无线传感器网络的要求，适于使用VLSI硬件实现。

本发明解决其技术问题所采用的技术方案是：

AES整体架构采取轮内资源共享，反复调用子模块，可分别进行加密/解密操作，只需要 一个encrypt信号来进行区分即可。encrypt信号控制加解密复用的s-box，mixcolumn以及 密钥寄存器的密钥选取，以及循环密钥是否进行inv-mixcolumn操作等。

轮内是指图1虚线方框内的部分，包括四个步骤：行移位变换，s-box，列混合变换和密 钥加。

单轮是指调用一次轮内模块。

AES整体架构的加解密操作只需要一个encrypt信号来进行区分即可，encrypt信号控制 加解密复用的s-box，mixcolumn以及密钥寄存器的密钥选取，以及循环密钥是否进行 inv-mixcolumn操作等。

密钥、输入数据和输出数据分别采用不同的端口，在统一的时钟控制下进行同步的数据 输入与输出。

AES架构的整体流程为：在一次处理开始的时候，密钥首先输入，随后进入到密钥扩展阶 段。在此阶段，首轮密钥也要同时打入密钥寄存器，为首轮加密做好准备，以免延误一个周 期。当密钥扩展完成后，系统收到密钥扩展完成提示，主循环开始运作，紧接着开始输入明/ 密文，开始正常的10轮迭代加密。以后的过程每次只进行明文/密文的输入，直到下一次需要 更换密钥/初始向量的时候再重新输入。而每次数据加/解密完成后，都会给出加/解密完成信 号，这个信号会引发输出有效信号，进行数据输出。系统在接受到数据输出有效信号后，开 始新一轮的分组明文/密文的输入。整体上形成在输出的下一个周期进行新数据的输入，加快 加/解密速度，节省资源。