[发明专利]用于清洗电子设备内的链表的电路和设备

说明书

技术领域

本发明一般涉及信息电子设备领域，并且更具体地涉及清洗(purging)电子设备内的链表。

背景技术

在包括在硬件中实现的链表的系统中，很可能清洗链表。典型地，链表清洗以链表的头部的指针开始。随后，链表中每个节点的指针在它们被清洗后，放置在自由块(free block)列表中。目前，当存在多个可清洗链表的点并且仅有两个读取端口可用来遍历链表时，不存在有效清洗链表的清洗机制。通常，两个读取端口为用于RAM或寄存器阵列的最大读取端口数。当前的链表清洗系统不提供用于接收多个头指针并且然后尽可能快地以那些头指针开始清洗链表的有效的清洗机制。

因而，存在克服如上所述的现有技术的问题的需要。

发明内容

简要地，根据本发明，公开用于同时查询向量的两端的电路和网络设备。该电路包括至少一个输入端，用于接收头指针的向量。存储锁存器包括两个输入端和一个输出端，其中第一输入端接收头指针的向量。第一优先级解码器包括输入端和输出端，其中该第一优先级解码器的输入端从存储锁存器接收头指针的向量。第一优先级解码器从所述向量的第一端遍历头指针的向量，以识别该向量中的一个有效位。第一反向模块，包括输入端和输出端，其中该输入端也从存储锁存器接收头指针的向量。第二优先级解码器包括输入端和输出端。第二优先级解码器的输入端从第一反向模块接收头指针的向量。从第一反向模块接收的头指针的向量为以反向顺序在至少一个输入端处接收的头指针的向量。第二优先级解码器从头指针的反向向量的第一端遍历从第一反向模块接收的头指针的向量，以识别该向量中的一个有效位。

在另一实施例中，公开了连网设备。该网络设备包括存储器和通信耦合至存储器的处理器。该连网设备也包括用于同时查找向量的两端的电路。该电路通信耦合至存储器和处理器。该电路包括至少一个输入端，用于接收头指针的向量。存储锁存器包括两个输入端和一个输出端，其中第一输入端接收头指针的向量。第一优先级解码器包括输入端和输出端，其中该第一优先级解码器的输入端从存储锁存器接收头指针的向量。第一优先级解码器从所述向量的第一端遍历头指针的向量，以识别该向量中的一个有效位。第一反向模块包括输入端和输出端，其中该输入端也从存储锁存器接收头指针的向量。第二优先级解码器包括输入端和输出端。第二优先级解码器的输入端从第一反向模块接收头指针的向量。从第一反向模块接收的头指针的向量为以反向顺序在至少一个输入端处接收的头指针的向量。第二优先级解码器从头指针的反向向量的第一端遍历从第一反向模块接收的头指针的向量，以识别该向量中的一个有效位。

本发明的一个优势在于，提供向量遍历(traverse)电路，其可同时从两端遍历向量以识别两个有效位。在链表的环境中，有效位可以是指向不同的链表的指针，其被链表步进器(walker)用来同时遍历两个不同的链表。向量遍历过程将遍历向量的时间减少至多两倍。

附图说明

附图与下面的详细描述一起并入并且形成说明书的一部分，用于进一步示出各种实施例和说明各种原理以及与本发明相关的各种优势，其中贯穿分离的视图，同样的参考数字指示相同的或功能类似的元件。

图1为根据本发明的实施例的向量遍历电路的示意图；

图2为示出根据本发明的实施例的头指针指向不同链表的框图；

图3为根据本发明的一个实施例的优先级解码器的示意图；

图4为示出根据本发明的实施例的、在一个时钟周期中从两端遍历向量的处理的时序图；

图5为根据本发明的实施例的链表清洗电路的示意图；以及

图6为根据本发明的实施例的信息处理系统的框图。

具体实施方式

如需要的，在此公开本发明的详细实施例；然而，应当理解，公开的实施例仅是本发明的示例，本发明可以以各种形式具体化。因而，在此公开的具体结构和功能的细节不被解释为是限制性的，而仅仅解释为权利要求的基础并且解释为教导本领域普通技术人员将本发明以不同方式应用在实际任何适当的具体结构中的典型基础。此外，在此使用的术语和短语并非意图限定；相反的，是为了提供发明的可理解的描述。