[发明专利]减小低功率模式中的泄漏功率

权利要求书

1.一种顺序电路，包括数据输入端、数据输出端、时钟信号输入端和钳制信号输入端；

所述顺序电路设置成响应在所述时钟信号输入端接收的时钟信号而使在所述数据输入端接收的数据信号被时钟输入所述顺序电路，并响应所述时钟信号而从所述顺序电路的所述数据输出端输出数据信号；以及

所述顺序电路响应所述钳制信号输入端上的预定值而转换到低功率模式，并在保持所述电路中的所述顺序状态的同时将所述数据输出端设置为强制值，所述强制值选择成减小来自设置成接收所述输出数据信号的组合电路的泄漏功率。

2.如权利要求1所述的顺序电路，其中，所述顺序电路设置成在所述低功率模式中不在所述时钟信号输入端接收时钟信号。

3.如权利要求1所述的顺序电路，其中，所述顺序电路包括锁存器和寄存器这两者中的至少一个。

4.如权利要求1所述的顺序电路，其中，所述顺序电路包括存储器或寄存器文件。

5.如权利要求1所述的顺序电路，其中，所述顺序电路包括多个数据输入端和多个数据输出端，所述顺序电路设置成响应所述钳制信号输入端上的所述预定值而将所述多个数据输出端钳制到多个值，所述多个值选择成减小来自设置成接收所述多个数据输出值的组合电路的泄漏功率。

6.如权利要求5所述的顺序电路，其中，将所述多个数据输出端均钳制到低值。

7.如权利要求5所述的顺序电路，其中，将所述多个数据输出端均钳制到高值。

8.如权利要求5所述的顺序电路，所述顺序电路包括设置在所述顺序电路中的数据存储装置与所述数据输出端之间的至少一个门电路，所述至少一个门电路可用于在一个输入端接收所述数据存储装置中存储的值，并在另一个输入端接收所述钳制信号输入，以及可用于响应没有预定值的所述钳制信号输入而输出所存储的值，并响应具有所述预定值的所述钳制信号输入而输出所述强制值。

9.如权利要求5所述的顺序电路，包括可用于存储数据向量的数据存储装置，所述顺序电路可用于响应所述钳制信号输入端上的所述预定值而在所述多个数据输出端输出所述数据向量。

10.如权利要求1所述的顺序电路，其中，所述顺序电路包括具有保持电路和功能通路锁存器电路的保持寄存器或锁存器电路，所述保持电路设置成响应保持信号的变化沿而接收和保持来自所述功能通路锁存器电路的数据信号，并响应所述保持信号的不同变化沿而将所述数据信号输出到所述功能通路锁存器电路，所述保持信号在所述钳制信号输入端接收。

11.如权利要求1所述的顺序电路，其中，所述顺序电路包括补充数据输出端，所述顺序电路可用于响应所述钳制信号输入端上的所述预定值而钳制所述补充数据输出端上的相同输出值。

12.如权利要求1所述的顺序电路，其中，所述顺序电路包括至少一个睡眠信号输入端，所述顺序电路设置成响应接收到第一睡眠信号而断开所述时钟信号并将所述数据输出端钳制到所述强制值。

13.一种包括至少两个单元的单元库，第一单元包括如权利要求1所述的顺序电路，其中所述数据输出端强制值为高值，以及第二单元包括如权利要求1所述的顺序电路，其中所述数据输出端强制值为低值，所述第一和第二单元具有相同的覆盖面积。

14.一种包括四个单元的单元库，各单元包括如权利要求1所述的顺序电路，所述四个单元各具有两个补充数据输出端，第一单元具有对于所述输出端和补充输出端为高值的强制值，第二单元具有对于所述输出端和补充输出端为低值的强制值，第三单元具有对于所述输出端为低值而对于所述补充输出端为高值的强制值，以及第四单元具有对于所述输出端为高值而对于所述补充输出端为低值的强制值，其中所述四个单元具有相同的覆盖面积。

15.一种包括多个宏单元的单元库，各个宏单元包括如权利要求5所述的电路，所述宏单元的每一个包括其多个输出端上不同的多个强制值，并且所述宏单元的每一个具有相同的覆盖面积。

16.一种包括多个电路单元的集成电路，所述电路单元的至少一部分包括如权利要求1所述的顺序电路。

17.一种在多个顺序电路单元的暂停状态中减小泄漏功率的方法，所述多个顺序电路单元均响应时钟信号而接收并向组合电路输出数据信号，所述方法包括：

分析所述顺序电路单元和组合电路，以便确定在所述组合电路中提供低泄漏功率的优选数据输出信号；

为所述顺序电路单元提供钳制信号输入端；

选择响应其相应钳制信号输入端上的预定值而输出所述优选数据输出信号的所述顺序电路单元的组合；

在所述顺序电路单元的暂停期间在所述顺序电路单元的组合的所述钳制信号输入端上提供所述预定值；

响应在所述钳制信号输入端接收到所述预定值，而从所述顺序电路单元输出所述优选数据输出信号。