[发明专利]数据读取电路

说明书

技术领域

本发明有关于一种数据读取电路，更具体地，有关于根据存储器的数据 读取频率信号的延迟状况而实时修正的数据读取电路。

背景技术

在现今的电子装置中，存储器经常被使用以储存各种数据，而此类电子 装置通常会使用一数据读取频率信号以读取存储器中的数据。然而，随着科 技的进步，电子装置内的线路及各项组件之配置渐趋复杂，数据读取频率信 号可能会因为这些配线和组件而出现延迟的情况。例如，数据读取频率信号 因为接合垫(pad)而造成的延迟，而使数据读取出现错误。若此存储器使用 在量产订制芯片(Application-Specific Integrated Circuit；ASIC)上， 则此种现象会造成相当大的困扰，因为每一个量产订制芯片的特性都不尽相 同，如无法改善数据读取频率信号延迟的问题，可能会造成系统的不稳定且 会造成设计上的困扰。

因此有许多发明被发展出来以解决此问题。图1图示了现有技术的数据 读取电路，其揭露于美国专利US6529424中。如图1所示，存储器101用以 储存数据，而量产订制芯片103提供一数据读取频率信号给存储器101以作 为数据读取的依据。除此之外，量产订制芯片103更具有一测试端口105以 送出测试信号TS至存储器101，以及一回馈端口107以从存储器101接收测 试信号TS，藉此模拟信号从量产订制芯片103传递至存储器101时延迟的状 况，而使系统作出适当的调整。然而此类电路的缺点在于其需要额外的测试 端口105、回馈端口107以及相关的配线，造成成本的增加，并增加了模拟 延迟的步骤。亦使得系统之负担增加。而且，需要针对输入数据执行同步动 作。

因此，需要一种新颖的发明以解决上述问题。

发明内容

因此，本发明的目的之一为提供一种数据读取电路，其利用多个具有特 定对应关系的信号以实时修正所读取的数据，以减少因为信号延迟所造成的 数据读取的误差。

本发明的目的之一为提供一种使用于存储器上的数据读取电路，其利用 读取存储器数据的数据读取频率信号及与数据读取频率信号相关的特定信号 以实时修正，以减少因为信号延迟所造成的数据读取的误差。

本发明之较佳实施例揭露了一种数据读取电路，其包含一第一缓存器、 一第二缓存器、一第一选择器、一第二选择器以及一第三缓存器。第一缓存 器用以接收一第一数据信号并根据第一预定信号的第一边缘对第一数据信号 进行采样以产生一第二数据信号。第二缓存器耦接至第一缓存器，用以根据 一第二预定信号的第二边缘对第二数据信号进行采样以产生一第三数据信 号。第一选择器耦接至第二缓存器，用来根据第一、第二预定信号的相位选 择第二数据信号及第三数据信号其中之一输出以形成一第四数据信号。第二 选择器耦接至第一选择器，用来根据一选择信号选择第四数据信号以及第五 数据信号其中之一输出以形成一第六数据信号。第三缓存器耦接至第二选择 器，用以根据第二预定信号的第一边缘对第六数据信号进行采样以形成第五 数据信号。

若此数据读取电路使用于存储器上，则第二预定信号为读取存储器的数 据的数据读取频率信号。

本发明之较佳实施例还揭露了一种数据读取方法，包含：接收一第一数 据信号；使用一第一预定信号的第一边缘对该第一数据信号进行采样以形成 一第二数据信号；使用一第二预定信号之第二边缘对该第二数据信号进行采 样以形成一第三数据信号；判断该第一预定信号与该第二预定信号的相位差 是否大于一预定值，若是则以该第二数据信号作为第四数据信号，若否则以 该第三数据信号作为第四数据信号；以及用该第二预定信号的第一边缘对第 四数据信号进行采样以得到正确数据信号。

藉由上述电路和方法，无论是数据读取信号是何种频率或有着怎样的延 迟，皆可藉由本发明而得到适当修正，有此可见本案不啻为新颖的发明。

附图说明

图1图示了现有技术的数据读取电路。

图2图示了根据本发明的较佳实施例的数据读取电路。

图3图示了使用于图2所示的数据读取电路的延迟频率信号产生电路。

图4图示了使用于图2所示的数据读取电路的使能信号产生器。

图5图示了图2所示的数据读取电路的动作示意图。

图6图示了图2所示的数据读取电路的动作示意图。