[发明专利]用于基本输入/输出系统处理的系统以及方法无效

专利信息
申请号: 200810082693.8 申请日: 2008-03-06
公开(公告)号: CN101526981A 公开(公告)日: 2009-09-09
发明(设计)人: 丹·摩瑞;尼尔·泰沙尔 申请(专利权)人: 华邦电子股份有限公司
主分类号: G06F21/00 分类号: G06F21/00
代理公司: 北京三友知识产权代理有限公司 代理人: 任默闻
地址: 台湾省新竹*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 基本 输入 输出 系统 处理 以及 方法
【说明书】:

技术领域

发明是关于计算系统安全,特别是关于用于基本输入/输出系统处理的系统以及方法。

背景技术

通常,计算系统存在三种可能的电力状态。第一电力状态为未供电状态,此情况发生在计算系统未连接至任何电源时。第二电力状态为待机电力状态,也称为Soft Off(G2/S5)或休眠(S4非易失性睡眠)模式,此情况发生在计算系统连接至电源(例如,插入至电源插座中或主电池组处于电池组槽中)但计算系统未接通(也即,未被供电)时。第三电力状态为通电状态,此情况发生在计算系统被供电(也即,接通)时。

计算系统的重设可,例如用冷启动主机平台重设(cold boot host platformreset)(其例如,包括在接通计算系统之后的开机自我测试)、硬件主机平台重设(也即,计算系统组件的重设)或热(也称为软)启动主机平台重设(也即,软件引起的重设)。在重设计算系统之后,接下来是通常(但未必)较短的重设周期。在重设期间内,计算系统中的主机中央处理单元CPU并未启用。基本输入/输出系统(Basic Input/Output System,BIOS)为计算系统中的主机CPU用来在重设结束后起始计算系统(也即,启动计算系统)的软件程序代码及/或数据。

为了执行系统的完整性检查,在重设期间结束后,可量测(例如,哈希)BIOS的部分或全部。BIOS量测的执行延迟BIOS的执行以及随后操作系统的加载。

在重设期间已结束后,主机CPU可能哈希BIOS的部分或全部。或者,在重设期间已结束之后,主机CPU可使用另一模块,此模块较佳可在此时间点比CPU更快速地执行BIOS的哈希。

可用于检查BIOS的完整性的一类型的安全模块为可信赖平台模块(Trusted Platform Module,TPM),其符合一或多个可信赖计算组织(TrustedComputing Group,TCG)规范。

在TCG规范中,静态的度量可信核心根(core root of trust formeasurement,CRTM)为计算设备初始化程序代码的不变部分,且该不变部分是在计算系统已被重设后执行。主机平台(主机平台包括主板、主机CPU、主机量度可信根RTM、TPM,以及附着至主板的所有主机周边装置)的可信度是基于静态CRTM而定。在一实施中,BIOS引导块块被称为静态CRTM。在重设期间已结束后,被CPU执行的静态CRTM将TPM驱动器初始化,主机CPU使用此TPM驱动器来对TPM进行读取、写入及控制。CPU读取BIOS的一片段(非静态CRTM)且将BIOS的此片段送至TPM以用于哈希。TPM哈希BIOS的此片段。CPU读取经哈希的BIOS片段,且经哈希的BIOS片段或其函数储存于TPM中的一或多个平台组态缓存器PCR中。或者,TPM将经哈希的BIOS片段或其函数储存于一或多个PCR中。

发明内容

根据本发明,提供一种在计算系统中进行基本输入/输出系统BIOS处理的方法,包括:在计算系统中的安全模块经由接口读取储存于计算系统中的非易失性存储器中的BIOS的至少部分,此接口直接连接安全模块与非易失性存储器;以及安全模块处理BIOS的该至少部分。

根据本发明,也提供一种在计算系统中进行基本输入/输出系统BIOS处理的方法,包括:在计算系统中的安全模块感应出待机电力在不可用之后变得可用;安全模块接着经由接口读取储存于计算系统中的非易失性存储器中的BIOS的至少部分,此接口直接连接安全模块与非易失性存储器;以及安全模块处理BIOS的该至少部分。

根据本发明,进一步提供一种用于基本输入/输出系统BIOS处理的系统,包括:非易失性存储器,其经组态以储存BIOS;安全模块,其经组态以读取BIOS的至少部分且经组态以处理BIOS的该至少部分;以及接口,其直接连接于安全模块与非易失性存储器之间。

根据本发明,又进一步提供一种用于基本输入/输出系统BIOS处理的安全模块,包括:传感器,其经组态以感应一用于读取至少部分BIOS的触发;提取模块,其经组态以在传感器已感应到触发之后经由接口自储存BIOS的非易失性存储器读取BIOS的该至少部分,此接口直接连接于非易失性存储器与安全模块之间;以及处理模块,其经组态以处理BIOS的该被读取的至少部分。

附图说明

图1为根据本发明的实施例的具有BIOS处理的计算系统的方块图。

图2为根据本发明的实施例的具有BIOS处理的另一计算系统的方块图。

图3为根据本发明的实施例的用于BIOS处理的方法流程图。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810082693.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top