[发明专利]无短路损耗的CMOS缓冲器驱动电路

说明书

技术领域

本发明涉及一种新型无短路损耗的CMOS缓冲器驱动电路，尤其是一种应用于小功率和高开关频率的开关变换器中功率半导体开关器件的高效驱动方法。

背景技术

因为功率半导体器件驱动方法越来越对整个电力电子电路系统转换效率和工作可靠性有重要影响，功率开关变换器设计越来越关注功率半导体器件驱动方法。在高开关频率和小的功率应用场合，功率半导体器件驱动方法就愈发表现出它的重要性，尤其是效率。因此研究新的功率半导体器件驱动方法是很必要和重要的。

由于芯片集成电路开关变换器的开关频率非常高，驱动电路的短路损耗占据整体损耗越来越大的比例，消除或优化缓冲器电路短路损耗的研究已经在国内外研究人员中开展，图1就是目前现有电路和方法中一个典型具有代表意义的驱动方法。但是该电路只消除最后一级缓冲器电路的短路损耗，驱动效率不高，同时结构由多级组成，较为复杂。

发明内容

本发明的目的在于克服现有电路和方法的不足之处而提出一种级数较少和所有缓冲电路消除短路损耗新型功率半导体器件驱动方法，在小功率和高频开关变换器电路，尤其是芯片集成电路开关变换器实现具有可靠、高效率功率半导体器件驱动。

本发明的目的是通过以下途径来实现的：

包括开关变换器功率半导体开关器件、本发明CMOS缓冲器驱动电路和控制逻辑电路，其特征在于：所述的CMOS缓冲器由N型MOS管和P型MOS管互补控制构成本级缓冲器，驱动电路由三级、5个CMOS缓冲器组成，第一CMOS缓冲器INV1由两个N型MOS管和一个P型MOS管组成，其串联顺序为P型MOS管的漏极与驱动供电电源VDD连接，P型MOS管的源极与第一N型MOS管漏极连接，第一N型MOS管源极与第二N型MOS管漏极连接，第二N型MOS管源极与信号地连接；第二CMOS缓冲器INV2由两个P型MOS管和一个N型MOS管组成，其串联顺序为P型MOS管的漏极与驱动供电电源VDD连接，P型MOS管的源极与第二P型MOS管漏极连接，第二P型MOS管源极与N型MOS管漏极连接，N型MOS管源极与信号地连接；第三CMOS缓冲器INV3由一个N型MOS管和一个P型MOS管组成，其是最后输出级，其串联顺序为P型MOS管的漏极与驱动供电电源VDD连接，P型MOS管的源极与N型MOS管漏极连接，N型MOS管源极与信号地连接；第四CMOS缓冲器INV4与第二CMOS缓冲器INV2结构组成相同；第五CMOS缓冲器INV5与第一CMOS缓冲器INV1结构组成相同；控制电路的逻辑信号INPUT输入给第一CMOS缓冲器INV1的P型MOS管的栅极与第二N型MOS管栅极，从第四CMOS缓冲器INV4的第二P型MOS管的源极与N型MOS管漏极之间输出的信号输入给第一CMOS缓冲器INV1的第一N型MOS管栅极；从第一CMOS缓冲器INV1的P型MOS管的源极与第一N型MOS管漏极之间输出信号与第三CMOS缓冲器INV3的P型MOS管的栅极连接，该信号同时连接到第五CMOS缓冲器INV5的第二N型MOS管的栅极；控制电路的逻辑信号INPUT输入给第二CMOS缓冲器INV2的第一P型MOS管的栅极与N型MOS管栅极，从第五CMOS缓冲器INV5的P型MOS管的源极与第一N型MOS管漏极之间输出的信号输入给第二CMOS缓冲器INV2的第二P型MOS管栅极；从第二CMOS缓冲器INV2的第二P型MOS管的源极与N型MOS管漏极之间输出信号与第三CMOS缓冲器INV3的N型MOS管的栅极连接，该信号同时连接到第四CMOS缓冲器INV4的第一P型MOS管的栅极；从第三CMOS缓冲器INV3的P型MOS管的源极与N型MOS管漏极之间的输出信号与功率电路中功率半导体开关器件控制端连接，同时该信号还连接到第四CMOS缓冲器INV4的第二P型MOS管的栅极和N型MOS管的栅极；第三CMOS缓冲器INV3的P型MOS管的源极与N型MOS管的漏极之间的输出信号还连接到第五CMOS缓冲器INV5的P型MOS管的栅极和第一N型MOS管的栅极。

在开关变换器功率半导体开关器件与控制逻辑电路之间通过CMOS缓冲器构成的驱动电路实现控制逻辑弱电信号与功率电路强电状态的转换，由三级CMOS缓冲器组成驱动电路，各级缓冲器电路均不存在上下MOS管直通的短路损耗，减少驱动电路损耗，提高驱动效率。