[发明专利]一种电流源耦合型高压晶闸管阀组触发单元

说明书

技术领域

本发明涉及一种晶闸管阀组触发电路，特别是电流耦合型、高压的晶闸管阀组触发电路。

背景技术

在高电压大电流的电力电子领域，往往需要将多个耐压等级较低的功率半导体器件串联使用以使半导体开关达到更高的耐压等级，串联多只低压功率半导体开关的成本要比使用单只高耐压等级的开关器件低。以晶闸管为例，由于受晶闸管耐压等级的限制，在中高压领域里，必须将多个晶闸管串联使用，其关键技术是实现多个晶闸管导通的同步性并且满足多个串联晶闸管驱动之间以及其与控制低压侧之间的隔离强度。通常使用脉冲变压器产生强触发脉冲来实现多个串联晶闸管的同时触发，这需要良好的输入电压同步性，在串联的晶闸管数量较少的情况下，可以把脉冲变压器串联使用，脉冲变压器的原边使用同一个电源供电，控制与电源串联的三极管的导通来实现脉冲变压器的同步，这种方法输出的脉冲上升时间往往达不到晶闸管强触发的要求，而且在需要的脉冲路数增加时，对三极管的功率要求大大增加，现有触发电路技术的同步触发时间在10μs左右，触发时间长，而且高、低压侧没有电气隔离。

发明内容

本发明的目的是解决现有的晶闸管触发电路的同步触发时间长，高、低侧没有电气隔离的问题，设计了一种电流源耦合型高压晶闸管阀组触发单元。

本发明包括全桥电路、全桥控制电路、EMI电路、BUCK恒流电路，它还包括高压电缆、n个磁环、n个副边线圈和n个副边触发电路，EMI电路的输出端与BUCK恒流电路的输入端相连，BUCK恒流电路的输出端与全桥电路的输入端相连，全桥电路的两个输出端与高压电缆的两端相连，高压电缆上穿有n个磁环，每个磁环上均绕有一个副边线圈，每个副边线圈的两端分别与一个副边触发电路的两个输入端相连，全桥控制电路的八个输出端分别与全桥电路的八个控制端相连，全桥电路由第一MOS开关管Q1、第二MOS开关管Q2、第三MOS开关管Q3、第四MOS开关管Q4、第一电容C1、第二电容C2、第三电容C3和第四电容C4组成，第一MOS开关管Q1的源极与第三MOS开关管Q3的漏极相连，第一MOS开关管Q1的漏极和第三MOS开关管Q3的源极作为全桥电路的输入端，第一电容C1的两端分别与第一MOS开关管Q1的源、漏极相连，第三电容C3的两端分别与第三MOS开关管Q3的源、漏极相连，第二MOS开关管Q2的源极与第四MOS开关管Q4的漏极相连，第二MOS开关管Q2的漏极与第一MOS开关管Q1的漏极相连，第二电容C2的两端分别与第二MOS开关管Q2的源、漏极相连，第四MOS开关管Q4的源极与第三MOS开关管Q3的源极相连，第四电容C4的两端分别与第四MOS开关管Q4的源、漏极相连，第一MOS开关管Q1的源极引出线与第二MOS开关管Q2的源极引出线作为全桥电路的两个输出端，第一MOS开关管Q1的栅极作为全桥电路的第一个控制端，第一MOS开关管Q1的源极引出线作为全桥电路的第二个控制端，第三MOS开关管Q3的栅极作为全桥电路的第三个控制端，第三MOS开关管Q3的源极引出线作为全桥电路的第四个控制端，第二MOS开关管Q2的栅极作为全桥电路的第五个控制端，第二MOS开关管Q2的源极引出线作为全桥电路的第六个控制端，第四MOS开关管Q4的栅极作为全桥电路的第七个控制端，第四MOS开关管Q4的源极引出线作为全桥电路的第八个控制端，n为自然数。

本发明的优点是：同步触发时间短，达到了1μs，而且高、低侧电气被有效的隔离。

附图说明

图1是本发明的结构示意图，图2是实施方式二的结构示意图，图3是实施方式三结构示意图，图4是外部触发信号波形示意图，图5是各开关管开关时序图，图6是全桥电路输出电流波形示意图，图7是触发晶闸管的电流波形示意图。

具体实施方式