[发明专利]一种运算阵列结构及包含该结构的基带信号处理装置

说明书

技术领域

本发明涉及移动通信技术领域，更具体地说，涉及一种运算阵列结构及 包含该结构的基带信号处理装置。

背景技术

现有常见的基站基带信号处理结构如图1所示，包含多个基带信号处理板 1，各基带信号处理板1的内部结构如图2所示，由一个FPGA (Field-Programmable Gate Array，可编程门阵列)单元10、多个DSP(Digital Signal Processor，数字信号处理器)单元20和一个交换矩阵单元30构成，所 述交换矩阵单元30与所述FPGA单元10和DSP单元20相连，各基带信号处理 板1均与上一级交换矩阵单元2相连。

如果要实现多制式共机箱，也就是说一基站设备同时支持多种通信标准， 例如TD-SCDMA(Time Division-Synchronous Code Division Multiple Access，时分同步的码分多址技术)、LTE(Long Term Evolution，长期演 进)等，上述基带信号处理结构存在一些问题：

各制式的基站的信号处理对DSP单元20、FPGA单元10的运算处理能力 需求不同，例如，与LTE基站相比，TD-SCDMA基站的信号处理对DSP处理 能力的要求较高，而对FPGA处理能力的要求较低，即需要较多的DSP单元20 及较小容量的FPGA单元10。所以如果需要实现多制式共机箱，需要使用多种 不同种类的板卡，例如，需要2种不同种类的板卡才能实现TD-SCDMA和LTE 共机箱，各种制式的板卡不能复用，例如支持TD-SCDMA模式的基带信号处 理板无法复用到LTE模式，所以在TD-SCDMA大规模商业应用，升级到LTE 模式时，原先支持TD-SCDMA模式的板卡需要更换为支持LTE模式的板卡， 这给网络升级带来了较大的工作量，同时造成资源浪费。

发明内容

有鉴于此，本发明提供一种运算阵列机构及包含该结构的基带信号处理 装置，以解决现有技术在网络升级时组成器件复用率低，并由此带来资源浪 费的问题。

本发明是这样实现的：

一种运算阵列结构，包括一个上级交换矩阵单元和多个运算阵列单元， 所述上级交换矩阵单元与各个运算阵列单元相连，

各运算阵列单元由一个交换矩阵和多个相同的运算单元组成；

预设的信号处理功能由运算单元的组合来完成，各运算单元分布在各运 算阵列单元中。

优选的，上述结构中，

所述上级交换矩阵单元用于在接收到外部信号后，根据信号中的特征信 息与运算单元的对应关系，将该信号提供给对应的运算单元的组合，由对应 的运算单元的组合对所述信号进行处理。

优选的，上述结构中，所述特征信息为某载波扇区的标识。

优选的，上述结构中，所述上级交换矩阵单元与各个运算阵列单元之间 通过总线连接，所述总线为标准总线或者自定义总线。

优选的，上述结构中，所述运算单元为FPGA器件、DSP器件、MCU 器件或者专用芯片。

本发明同时还公开了一种基带信号处理装置，具有运算阵列结构，该运 算阵列机构包括一个上级交换矩阵单元和多个运算阵列单元，所述上级交换 矩阵单元一端连接用于与外部信息交互的信息交互单元，另一端与各个运算 阵列单元相连，

各运算阵列单元由一个交换矩阵和多个相同的运算单元组成；

预设的信号处理功能由运算单元的组合来完成，各运算单元分布在各运 算阵列单元中。

优选的，上述装置中，

所述上级交换矩阵单元用于在接收到信息交互单元发送的外部信号后， 根据信号中的特征信息与运算单元的对应关系，将该信号提供给对应的运算 单元的组合，由对应的运算单元的组合对所述信号进行处理。

优选的，上述装置中，所述特征信息为某载波扇区的标识。

优选的，上述装置中，所述上级交换矩阵单元与各个运算阵列单元之间 通过总线连接，所述总线为标准总线或者自定义总线。

优选的，上述装置中，所述运算单元为FPGA器件、DSP器件、MCU 器件或者专用芯片。