[发明专利]一种减小TD－SCDMA直放站开关抖动的方法及系统

说明书

技术领域

本发明属于通信技术领域，尤其涉及一种减小TD-SCDMA直放站开关抖 动的方法及系统。

背景技术

时分同步的码分多址技术(Time Division-Synchronous Code Division  Multiple Access，TD-SCDMA)是国际电信联盟(ITU)正式发布的第三代移动 通信空中接口技术规范之一。在TD-SCDMA网的建设中，TD-SCDMA直放站 扮演着重要角色，它是一种成本低、架设简单，却具有小型基站功能、经济有 效的设备。

TD-SCDMA直放站因上下行切换需要解决同步的问题。目前采用的同步方 法主要有包络检波同步方式、基站解码同步方式和GPS同步方式，其中以包络 检波同步方式成本最低，应用较广，其实现装置如图1所示：基站的射频信号 通过射频耦合器11耦合到射频检波器12，检波后生成的模拟电压信号由模数 转换器13(Analog-to-Digital Convertor，ADC)转换成数字信号输出到现场可 编程门阵列14(Field Programmable Gate Array，FPGA)中，在FPGA14中根 据该数字信号分析出同步信号，直放站则根据该同步信号维持自身的同步。

受到ADC 13中A/D转换芯片速率的影响，同步信号会出现抖动，其抖动 范围的值即为A/D转换速率的值。同步信号的抖动造成了以该同步信号为基础 进行控制的开关的抖动。为了减小开关的抖动，现有的技术是通过使用有着更 高A/D转换速率的ADC，但这种高转换速率的ADC的成本较高，也就使得这 种方法的实现成本较高，不利于推广应用。

发明内容

本发明的目的在于：提供一种减小TD-SCDMA直放站开关抖动的方法及 系统，旨在解决现有的通过采用高转换速率的ADC来减少开关抖动的技术的 实现成本过高，不利于推广应用的问题。

本发明的目的是这样实现的：

一种减小TD-SCDMA直放站开关抖动的方法，所述方法包括下述步骤：

A、ADC以采样精度Nc采集信号；

B、采集所述ADC采样信号的最高电压Vh和最低电压Vl；

C、根据电压判定门限Vr对所述ADC的采样信号进行检测，判断同步是 否成功，是，则计算并更新所述ADC的采样精度Nc；否，则根据所述Vh和 Vl调整Vr直至同步成功。

所述步骤A具体为：ADC在每个采样周期中采集信号的高Nc位，并实时 地将该Nc位信号的电压值赋给变量Vc；所述Nc的初始化值为所述ADC的最 高采样精度值Nmax，当Nc的值发生更新时，所述ADC总以最近一次更新后 的Nc采集信号，如果更新后的Nc的值小于所述Nmax的值，则在采样信号的 电压值的低位添加(Nmax-Nc)位的0后，再赋给所述Vc。

所述步骤B的进行以5ms为周期，所述Vh为最近一次5ms完整周期的采 样信号的最高电压，所述Vl为最近一次5ms完整周期的采样信号的最低电压。

所述步骤C具体包括下述步骤：

4.1设置ADC采样精度计数器Nr＝Nmax-1，Vr＝1＜＜Nr；

4.2设置Nc＝Nmax；

4.3根据Vr检测所述ADC的采样信号是否包含同步信号，以判断同步是 否成功，是则执行步骤4.4，否则执行步骤4.5；

4.4根据当前Nr的值来计算并更新Nc，即Nc＝Nmax-Nr或Nc＝Nmax-Nr+1；

4.5判断当前的Nr是否等于0，是则返回执行步骤4.1，否则执行步骤4.6；

4.6判断不等式：|Vr-Vh|＞|Vr-Vl|是否成立，是则执行步骤4.7，否则执行 步骤4.8；

4.7令Nr＝Nr-1，Vr＝Vr-(1＜＜Nr)，返回执行步骤4.2；

4.8令Nr＝Nr-1，Vr＝Vr+(1＜＜Nr)，返回执行步骤4.2；

所述1＜＜Nr即将1左移Nr位。

本发明的另一目的在于：提供一种减小TD-SCDMA直放站开关抖动的系 统，包括ADC、晶振及FPGA，所述FPGA包括：

采样控制模块，用于存储所述ADC的当前采样精度及接收所述ADC输出 的采样信号并输出，所述ADC则实时地根据所述当前采样精度采集信号并输 出；