[发明专利]用于小数据结构的ECC保护的方法、系统和装置

说明书

技术领域

本文描述的实施例涉及将的错误控制编码(ECC)用于存储设备，更 具体地，涉及在非易失性存储设备中使用多个ECC方案。

背景技术

使用片上ECC的存储器架构经常具有限制。例如，采用大页面ECC(例 如，256位)的闪速存储器解决方案可能具有重写限制。使用每单元伪单个 位(PSBC)的闪速存储器解决方案可能具有可靠性限制。PSBC能够校正 任何单元的编程状态下的小的偏移，但是不能校正大的偏移。

使用ECC的相变存储器(PCM)可能受奇偶校验单元的耐久性的限制。

附图说明

通过以下结合附图进行的详细说明，可以获得对本发明的实施例的更 深理解，其中：

图1示出以目标模式编程的存储块；

图2示出以控制模式编程的存储块；

图3是示出用于小数据值的ECC引擎的框图；

图4是示出半字节ECC编码器的框图；

图5是示出半字节ECC解码器的框图；

图6是示出用于具有目标模式和控制模式ECC能力的设备的写路径的 框图；

图7是示出用于具有目标模式和控制模式ECC能力的设备的读路径的 框图；

图8是系统框图。

具体实施方式

在下面的描述中，为了解释的目的，阐明了许多细节以便对本发明的 实施例有透彻的理解。然而，对于本领域技术人员而言显而易见的是，并 不需要这些具体细节以便实施如在下文中所要求保护的本发明。例如，尽 管针对闪速存储设备描述了一些实施例，但实施例也可以适用于其它类型 的存储器，包括但不限于位可变存储器(bit alterable memory)，例如相变存 储器。另外，尽管本文提到了具体的存储器大小，但应该理解，这些是仅 仅用于说明的例子，而且也可以在其它实施例中使用更大或更小的存储器 大小、缓冲器大小、总线或互连宽度等。

在下面的描述和权利要求中，可以使用术语“包括”和“包含”以及 它们的派生词，并且旨在将它们视为彼此的同义词。另外，在下面的描述 和权利要求中，可以使用术语“耦合”和“连接”以及它们的派生词。应 该理解，这些术语并非旨在作为彼此的同义词。而是，在特定的实施例中， “连接”可以用来表示两个或更多元件是彼此直接的物理或电接触。“耦合” 可以意味着两个或更多元件是直接的物理或电接触。然而，“耦合”还可以 意味着两个或更多元件不是彼此直接接触，但是仍然相互协作或相互作用。

存储器阵列可以由每个单元能够存储一个或多个位的存储单元组成。 可以如下配置存储器阵列。可以将阵列划分为多个分区。在一些实施例中， 可以将阵列划分为8个分区。分区的大小可以取决于存储设备的大小。可 以将每个分区进一步划分为多个块。每个块的大小可以是256千字节(KB)。 可以将每个块进一步划分为1KB的编程区域，并且可以将每个区域细分为 32个32字节(256位)段。

如在本文中所使用的那样，将“目标模式”定义为向系统提供一次向 存储器阵列写大量数据(例如，1KB)的能力的编程模式。在目标模式中， 系统在块擦除周期之间仅可对存储器的每个1千字节(KB)区域写一次。

如在本文中所使用的那样，将“控制模式”定义为向系统提供向存储 器阵列写小数据片段的能力的编程模式。在一些实施例中，该小数据片段 可以是4位的“半字节”。在控制模式中，每一个半字节最初被擦除，并且 具有数据值1111b(0xF)。半字节的值可以被编程为在0x0和0xE之间(包 括0x0和0xE)的任意值，并且可以在时钟擦除周期之间被写多次。因此， 在控制模式中，存储器是位可变的。

根据数据被存储的类型，可以以控制模式或目标模式将数据写到存储 器阵列。

图1示出根据一些实施例的已经以目标模式编程的存储器的一部分 (100)。在一些实施例中，这部分存储器可以是非易失性存储单元阵列的 一部分。例如，这部分存储器(100)可以是被细分为32个码字(106)的 1KB编程区域。每个码字(106)包括用户数据部分(102)和奇偶校验部 分(104)。在一些实施例中，用户数据的长度可以是256位。在多层单元 (MLC)存储器阵列中，可以在128个单元中存储256位的用户数据。奇 偶校验数据的长度可以是10位，并且在多层单元存储器阵列中，可以将其 存储在5个单元中。