[发明专利]用于RAID系统的磁盘缓存有效
申请号: | 200780026171.X | 申请日: | 2007-08-09 |
公开(公告)号: | CN101490662A | 公开(公告)日: | 2009-07-22 |
发明(设计)人: | J·S·卡瓦略 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F15/16 | 分类号: | G06F15/16;G06F12/00 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 王 英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 raid 系统 磁盘 缓存 | ||
技术领域
本公开内容涉及用于RAID系统的磁盘缓存(on-disk caching)。
背景技术
由于存在奇偶校验操作数读和奇偶校验结果写,RAID-5卷以单个磁盘卷上严重的写性能损失为代价提供数据保护。该损失可导致1/3到1/7的写吞吐量损失。有各种策略用于降低该损失。一种策略是RAID-1/RAID-5混合,其尝试令卷的繁重工作部分使用RAID-1保护,而该卷的剩余部分使用RAID-5。其缺点如下。RAID-1仍不如单个磁盘快。当需要在RAID-1部分和RAID-5部分之间传输数据时,会引发比仅用RAID-5的情况甚至更差的性能。这降低了整个卷的性能。
另一种策略是电池备份(battery backed up)的、可拔式(unpluggable)的回写式高速缓存(write back cache)或写缓冲(write buffer)。该方式的一个缺点是:很少有硬件方案包括电池备份的存储器,更少有包括可拔式存储器。如果存储器不是可拔式的,则其缺少所期望的RAID-5保护,这是由于对于RAID-5卷的数据而言,期望即使硬件电路板自身发生故障仍能保存该数据。可拔式电池备份高速缓存缺少RAID-5预期,这是因为如果存储器芯片自身发生故障(这是单点故障),则数据将会丢失。
附图说明
随着以下详细说明的进行并参考附图(其中相同数字描述相同部件),所要求保护的主题的实施例的特性和优点将显而易见,附图中:
图1是说明一个示例性系统实施例的图;
图2是说明根据一个实施例的示例性表的图;
图3是说明根据一个实施例的示例性操作的图;
图4是说明根据另一个实施例的示例性操作的图;
图5是说明根据另一个实施例的示例性操作的图;
图6是说明根据另一个实施例的示例性操作的图;
图7是说明根据另一个实施例的示例性操作的图;
图8是说明另一个示例性系统实施例的图。
虽然参考说明性的实施例进行了以下详细说明,但其许多替代、修改、以及变更对本领域技术人员来说是显而易见的。因此,所要求保护的主题要被广泛看待,并仅被定义为如所附权利要求中所阐述的那样。
具体实施方式
图1是说明本发明一个示例性系统实施例100的图。系统100通常可以包括主机系统102,用于控制大容量存储系统104的操作。大容量存储系统104可以包含一个或多个RAID(独立磁盘冗余阵列)系统。主机系统102可以包括,例如,主机处理器106、系统存储器108、芯片组110、用户接口112、总线116以及高速缓冲存储器114。主机处理器106可以包括例如本领域中已知的各种处理器,诸如可从本申请的受让人处商业获得的英特尔奔腾IV处理器。主机处理器106、系统存储器108、芯片组110以及高速缓冲存储器114可以整体或独立包含一个或多个集成电路。如此处任意实施例中所用的,“集成电路”(IC)是指半导体器件和/或微电子器件,诸如半导体集成电路芯片。
总线116可以包括各种总线类型以传输数据和命令。例如,总线116可以符合可从美国俄勒冈州波特兰的PCI特别兴趣组获得的“PeripheralComponent Interconnect (PCI)ExpressTM Base Specification”(修订版1.0,2002年7月22日发布)(下文称为“PCI ExpressTM总线”)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780026171.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:提高浏览网页的用户机的安全等级的方法
- 下一篇:输入设备