[发明专利]修改计时器的技术

权利要求书

1.一种用于修改计时器的装置，包括：

用于响应于单个指令而读取当前计时器值的部件；

用于响应于单个指令且通过在与所述指令相关的参数中反映的 量而更新所述当前计时器值为更新的计时器值的部件；

用于响应于单个指令而将所述更新的计时器值存储到计时器存 储区中的部件，其中所述更新的计时器值要调整以补偿在所述读取与 所述存储之间经过的时间量。

2.如权利要求1所述的装置，其中所述读取、更新和存储要响应 只执行一个微操作的处理器而执行。

3.如权利要求1所述的装置，其中所述当前计时器值要作为所述 读取的结果存储在临时存储区中。

4.如权利要求1所述的装置，其中表示所述经过的时间量的比特 要从表示所述更新的计时器值的比特低位部分减去。

5.如权利要求1所述的装置，其中表示所述经过的时间量的比特 要加到表示所述更新的计时器值的比特低位部分。

6.如权利要求4所述的装置，其中信号要响应由所述减产生的下 溢条件而生成。

7.如权利要求5所述的装置，其中信号要响应由所述加产生的上 溢条件而生成。

8.一种用于修改计时器的设备，包括：

第一存储区，所述第一存储区存储表示当前计时器值的比特高位 组；

第二存储区，所述第二存储区存储表示所述当前计时器值的比特 低位组；

运算单元，响应于单个指令，所述运算单元响应在所述当前计时 器值更新期间经过的时间量来修改所述比特低位组表示的值。

9.如权利要求8所述的设备，其中所述运算单元包括减法单元， 所述减法单元从所述比特低位组减去表示所述经过的时间的比特。

10.如权利要求9所述的设备，其中所述运算单元要生成信号以 表示由于所述减而产生的下溢条件。

11.如权利要求10所述的设备，其中所述下溢条件要通过在所述 减的结果与所述比特高位组的逻辑“或非”形式之间执行逻辑“与” 操作而检测。

12.如权利要求8所述的设备，其中所述运算单元包括加法单元， 所述加法单元将表示所述经过的时间的比特加到所述比特低位组。

13.如权利要求12所述的设备，其中所述运算单元要生成信号以 表示由于所述加而产生的下溢条件。

14.如权利要求13所述的设备，其中所述下溢条件要通过在所述 加的结果与所述比特高位组的逻辑“或”形式之间执行逻辑“与”操 作而检测。

15.如权利要求8所述的设备，还包括旧的计时器值存储区，所 述旧的计时器值存储区存储所述比特高位组和低位组的连接形式。

16.一种用于修改计时器的系统，包括：

存储第一指令的存储器；

执行所述第一指令的处理器，其中只执行所述第一指令会使计时 器进行更新，

其中所述第一指令会使当前计时器值被读取并存储在临时寄存 器中，

其中所述第一指令会使存储在所述临时寄存器中的所述当前计 时器值更新为更新的计时器值，

其中所述第一指令会使所述更新的计时器值编程到所述计时器，

其中所述更新的计时器值要进行修改以补偿在所述当前计时器 值读取到所述临时寄存器与所述更新计时器值编程到所述计时器之 间的延迟。

17.如权利要求16所述的系统，其中只有与所述第一指令相关联 的一个微操作会使所述计时器进行更新。

18.如权利要求16所述的系统，其中所述计时器要更新为更新的 计时器值并反映与更新所述计时器相关联的所述延迟。

19.如权利要求18所述的系统，其中所述计时器是递减计时器。