[发明专利]基于字节的掩码操作的设备和产生奇偶校验数据的方法

说明书

相关专利申请的交叉参考

本申请要求于2007年2月13日向韩国知识产权局提交的韩国专利申请No.10-2007-0015087的优先权，其公开的内容通过引用而整体并入于此。

技术领域

本公开涉及一种半导体存储设备，更具体地涉及一种用于基于字节的掩码操作的半导体存储设备和一种产生奇偶校验数据(parity data)的方法。

背景技术

由于半导体存储设备日益增加的存储容量，在有缺陷的存储单元中，可能需要片上错误恢复电路来恢复或减少错误。纠错码(ECC)错误恢复电路可被用作为该片上错误恢复电路。

一种具有ECC错误恢复电路的半导体存储设备，包括用于存储数据位的数据单元和用于存储奇偶校验位的奇偶校验单元。奇偶校验单元中位的数目是基于错误检验和纠正操作来选择的。当从存储设备中读取数据时，ECC逻辑执行ECC操作来确定结果。如果该ECC操作的结果与特定值不同，ECC逻辑纠正缺陷数据并输出纠正后的数据。ECC错误恢复电路的纠错能力取决于数据位数目与奇偶校验位数目的比率。当有比数据位数量更多的奇偶校验位被用于纠错时，更多的错误就可以被纠正，然而，单元的开销也增加了。

图1是示出了数据位和奇偶校验位之间关系的表。

在图1中，使用了可以纠正一位错误的hamming码。参考图1，需要4个奇偶校验位来纠正来自于8个数据位中的一位的错误。例如，为了在1GB(千兆字节)的存储器中存储数据，需要1.5GB的存储器，包括1GB用来存储数据，以及0.5GB用来存储奇偶校验数据。如图1所示，当使用ECC编码时，单元的开销随着位单元增大而降低。

图2示出了普通数据220和奇偶校验数据230的数据位。

参考图2，普通数据220具有16个数据位D0至D15，并且奇偶校验数据230具有5个数据位P0、P1、P2、P3、和P4。然而，给出图2中的数据位，不能在8位的基础上(即，在一字节的基础上)执行掩码操作，其中掩码意味着将数据处理限制在特定范围内。一旦控制该掩码操作的信号被使能，尽管已经发出了写入命令，也不执行相应数据的写入。典型地，掩码操作是基于字节而被执行的。例如，假设基于字节来执行掩码操作，使得普通数据220的第一部分D0至D7被掩码。现有数据被存储在被掩码的第一部分D0至D7中，新数据将被存储在第二部分D8至D15中。目前，不可能用新数据和现有数据来更新奇偶校验数据P0、P1、P2、P3、和P4。从而，当以16位(或多于16位)为基础执行ECC编码时，基于字节的掩码是不可能的。

由于数据需要以8位为基础进行ECC编码，以执行基于字节的掩码，因此相比于较大的基础，单元的开销增加了。可替换地，当数据以16位(或多于16位)为基础来进行ECC编码以减少单元的开销时，基于字节的掩码是不可能的。

因此，需要一种半导体存储设备，其能执行以16位或更多位为基础的ECC编码，也能执行基于字节的掩码。此外还需要一种在该半导体存储设备中产生奇偶校验数据的方法。

发明内容

依据本发明的示例性实施例，半导体存储设备包括存储单元阵列和纠错码(ECC)引擎。存储单元阵列在其中存储普通数据和奇偶校验数据的位。ECC引擎使用普通数据来计算奇偶校验数据。ECC引擎以掩码模式执行掩码操作，ECC引擎使用普通数据来计算奇偶校验数据。普通数据包括通过掩码操作将被更新的第一部分和将被保存的第二部分。

ECC引擎可以在更新普通数据的第一部分之前读出第二部分。半导体存储设备可以进一步包括第一列选择线和一第二列选择线。第一列选择线用于更新普通数据的第一部分。第二列选择线在第一列选择线被使能之前被使能并被用于读取第二部分。ECC引擎可以发送计算后的奇偶校验数据到存储单元阵列。

半导体存储设备可进一步包括模式选择单元，其响应于模式选择信号选择掩码模式和普通模式的一种。当模式选择信号被使能选择掩码模式时，ECC引擎可读取第二部分。ECC引擎可使用在普通模式中要被更新的普通数据来计算奇偶校验数据，并且可以使用hamming码。

依据本发明的示例性实施例，在半导体存储设备中产生奇偶校验数据的方法包括：在其中存储有普通数据和奇偶校验数据的位的存储单元阵列。该方法包括以下步骤：分离普通数据为在掩码操作被执行的掩码模式期间通过掩码操作将被更新的第一部分和将被保存的第二部分，以及利用第一和第二部分计算奇偶校验数据。