[发明专利]用于动态逻辑电路的混合保持器电路

权利要求书

1.一种混合保持器电路，用于用电源供电并具有用第一反相逻辑门耦合到逻辑输出的动态节点的动态逻辑电路，该动态节点响应时钟信号的预充电阶段而被预充电并且响应时钟信号的求值阶段和根据多个逻辑输入的布尔逻辑组合而被求值，该混合保持器电路包括：

NFET，其具有被耦合到电源的第一电位的漏极端子、被耦合到第一栅信号的栅极端子、和源极端子；以及

第一PFET，其具有被耦合到第二栅信号的栅极端子、被耦合到第一电位的源极端子、和被耦合到NFET源极端子从而形成被耦合到动态节点的公共节点的漏极端子，

其中，从公共节点耦合到动态节点的电流大小相当于NFET源极电流和第一PFET漏极电流的组合并且由第一栅信号的电平、第二栅信号的电平和公共节点的电压电平所决定。

2.根据权利要求1所述的混合保持器电路，其中，第一PFET的栅极端子被耦合到作为第一栅信号的电源的第二电位。

3.根据权利要求2所述的混合保持器电路，其中，NFET的栅极端子被耦合到作为第二栅信号的第一电位。

4.根据权利要求3所述的混合保持器电路，其中，来自公共节点的电流通过第二PFET而被耦合到动态节点，所述第二PFET具有耦合到公共节点的源极端子、耦合到动态节点的漏极端子和耦合到第一反相逻辑门输出的栅极端子。

5.根据权利要求4所述的混合保持器电路，其中，NFET的栅-源电压和公共节点的电平决定了NFET的源极电流。

6.根据权利要求5所述的混合保持器电路，其中，第一PFET的栅-源电压和公共节点的电平决定了第一PFET的漏极电流。

7.根据权利要求6所述的混合保持器电路，其中，第一反相电路的输出响应时钟信号而被锁存至输出。

8.根据权利要求1所述的混合保持器电路，还包括第二反相逻辑电路，该第二反相逻辑电路具有被耦合到NFET栅极的输出和被耦合到第一反相电路输出的输入，并且NFET的栅-源电压为第二反相电路的输出电平与动态节点的电压电平之间的差。

9.根据权利要求8所述的混合保持器电路，其中，第一PFET的栅极被耦合到第一反相逻辑电路的输出并且第一PFET的栅-源电压为第一电位与第一反相逻辑门的输出电压之间的差。

10.根据权利要求9所述的混合保持器电路，其中，公共节点被直接耦合到动态节点。

11.一种处理器，包括：

中央处理器单元(CPU)；

内存，其被耦合到CPU，用于存储指令和数据，

该CPU具有由电源供电的一个或更多个逻辑门，所述逻辑门的每个包括：响应时钟信号的预充电阶段而被预充电的动态节点；用于响应多个逻辑输入的布尔逻辑组合和时钟信号的求值阶段来对动态节点求值的逻辑树；将动态节点耦合到动态逻辑门的逻辑输出的反相逻辑门；以及被耦合到该一个或多个动态逻辑门的动态节点的混合保持器电路，该混合保持器电路包括：具有耦合到动态节点的输入、和输出的第一反相逻辑门；具有耦合到电源的第一电位的漏极端子、耦合到第一栅信号的栅极端子、以及源极端子的NFET；以及具有耦合到第二栅信号的栅极端子、耦合到第一电位的源极端子、和耦合到NFET源极端子从而形成公共节点的漏极端子的第一PFET，

其中，从公共节点耦合到动态节点的电流大小相当于NFET源极电流和第一PFET漏极电流的组合并且由第一栅信号的电平、第二栅信号的电平和公共节点的电压电平所决定。

12.根据权利要求11所述的处理器，其中，第一PFET的栅极端子被耦合到作为第一栅信号的电源的第二电位。

13.根据权利要求12所述的处理器，其中，NFET的栅极端子被耦合到作为第二栅信号的第一电位。

14.根据权利要求13所述的处理器，其中，来自公共节点的电流通过第二PFET而被耦合到动态节点，所述第二PFET具有耦合到公共节点的源极端子、耦合到动态节点的漏极端子和耦合到第一反相逻辑门输出的栅极端子。

15.根据权利要求14所述的处理器，其中，NFET的栅-源电压和公共节点的电平决定了NFET的源极电流。