[发明专利]基站所用于传送数据的方法无效
| 申请号: | 200710166988.9 | 申请日: | 2002-11-18 |
| 公开(公告)号: | CN101150546A | 公开(公告)日: | 2008-03-26 |
| 发明(设计)人: | 约瑟·葛瑞丹;艾佛瑞·史达福利;堤摩西·A·亚瑟尼司 | 申请(专利权)人: | 美商内数位科技公司 |
| 主分类号: | H04L25/02 | 分类号: | H04L25/02;H04L25/14;H03M9/00 |
| 代理公司: | 上海专利商标事务所有限公司 | 代理人: | 陈炜 |
| 地址: | 美国特*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基站 用于 传送 数据 方法 | ||
本申请是申请日为2004年5月21日,申请号为02823119.8,名称为“基站所用于传送数据的方法”的发明专利申请的分案申请。
技术领域
本发明是关于总线数据传送。特别是,本发明是为减少传送总线数据的线路。
背景技术
图1所示为用于传送数据的总线的范例。图1是用于无线通信系统的接收与传送增益控制器(GC)30、32,及GC控制器38说明图。通信台,像是基站或用户设备,会传送(TX)及接收(RX)信号。为控制这些信号增益,落属于其它接收/传送组件的运作范围之间,GC 30、32会调整RX及TX信号上的增益度。
为控制GC 30、32的增益参数,会利用GC控制器38。即如图1所示,该GC控制器38会利用功率控制总线,像是16条线路总线34、36来送出TX 36及RX 34信号的增益值,比如其中的每一个为八条线路。功率控制总线线路34、36虽可供允快速数据传送,然这会要求该GC 30、32及该GC控制器38上许多接脚,或是像专用集成电路(ASIC)的集成电路(IC)上GC 30、32及GC控制器38间的许多连接。增加接脚数会要求额外电路板空间与连接。增加IC连接会占用珍贵的IC空间。大量的接脚或连接或会依实现方式而定提高总线成本。
从而,希望是可具有其它的数据传送方式。
发明内容
一种混合并行/串行总线接口,此者具有数据区块解多路复用装置。该数据区块解多路复用装置具有输入,此者经配置设定以接收数据区块,并将该数据区块解多路复用成多个细块(nibble)。对于各个细块,并行转串行转换器可将该细块转化成串行数据。线路可传送各个细块的串行数据。串行转并行转换器可转换各细块的串行数据以复原该细块。数据区块重建装置可将各复原细块合并成该数据区块。基站(或用户设备)具有增益控制控制器。该增益控制控制器会产生具有代表增益值的n位的数据区块。数据区块解多路复用装置具有输入,此者经配置设定以接收该数据区块,并将该数据区块解多路复用成多个细块。各个细块具有多个位。对于各个细块,并行转串行转换器可将该细块转化成串行数据,线路传送该细块串行数据,而串行转并行转换器可转换该细块串行数据以复原该细块。数据区块重建装置可将所述经复原细块合并成该数据区块。增益控制器接收该数据区块,并利用该数据区块的增益值以调整其增益。
根据本发明的一个方面,提出了一种用于自第一节点传送数据至第二节点的方法,所述第一节点是基站,所述方法包含:所述基站:提供数据区块;将所述数据区块解多路复用成多个细块,各个细块具有多个数据位;将多个开始位加入各个细块,所述细块其中之一的开始位中仅有一个开始位的给定状态起始数据的传送,由此消除对于独立时钟线路的需要;所有所述细块的开始位的至少开始位排除所述仅有的一个开始位共同表示给定的指令;对于各个细块:将所述细块转换成串行数据;提供线路,并在所述线路上传送所述细块的串行数据;所述第二节点:将所述细块的串行数据转换成并行数据,以复原所述细块;将所述复原的细块合并成所述数据区块;基于所述指令执行运算。
附图说明
图1是RX与TX GC和GC控制器图式说明。
图2是一混合并行/串行总线接口框图。
图3是利用混合并行/串行总线接口的数据区块传送作业流程图。
图4说明将区块转成最显著及最小显著细块的解多路复用作业。
图5说明利用数据交错处理对一区块进行解多路复用作业。
图6是双向混合并行/串行总线接口的框图。
图7是双向线路实现图式。
图8是开始位的时序图。
图9是函数可控制性的混合并行/串行总线接口的框图。
图10是函数可控制性的混合并行/串行总线接口的开始位时序图。
图11是表示各项函数的开始位实现列表。
图12是目的地控制混合并行/串行总线接口的框图。
图13是表示各项目的地的开始位实现列表。
图14是表示各项目的地/函数的开始位实现列表。
图15是目的地/函数控制混合并行/串行总线接口的框图。
图16是表示各项目的地/函数的开始位流程图。
图17是正及负时钟信号边缘的混合并行/串行总线接口框图。
图18是正及负时钟信号边缘的混合并行/串行总线接口时序图。
图19是2线式GC/GC控制器总线框图。
图20是3线式GC/GC控制器总线框图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美商内数位科技公司,未经美商内数位科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710166988.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:治疗急性化脓性中耳炎的中药
- 下一篇:治疗树枝状角膜炎的中药
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置





