[发明专利]一种支持多模式的媒体增强流水线乘法单元设计方法

说明书

技术领域

本发明涉及一种支持多模式的媒体增强流水线乘法单元设计方法。

背景技术

随着多媒体编解码、通信技术和超大规模集成电路设计能力的不断发展，基于嵌入式处理器和DSP的多媒体音视频应用领域得到巨大的发展。目前，消费类电子产品，如手机、MP3、数字电视、数字广播等已经成为普通的廉价消费品。

另一方面，随着技术不断发展，用户对于多媒体产品的实时性、复杂性和音视频的品质的要求也日益提高。这迫使多媒体技术进一步发展以及数字信号处理的实现进一步创新，硬件加速编解码的处理成为目前数字信号处理的必然选择。对于不同的应用特征，数字信号处理技术中有很多算法，如FIR，DCT，IDCT等，但是通过分析，可以发现这些被广大媒体算法所采用的形形色色的算法实际上都是乘法和乘累加运算。乘法和乘累加运算的实现和加速是所有硬件编解码器或者DSP实现中最为关键的一环。

为了增加硬件系统的灵活性和提高运算处理能力，数字信号处理器(DigitalSignal Processor)已经被广泛的应用到很多音视频系统中。数字信号处理器对于乘法和乘累加运算进行了硬件加速，大幅提高了处理能力，而且由于其运行软件，可以用软件实现各种音视频的标准，给产品的灵活性带来了很大希望。但是由于DSP产品本身主要运用于运算领域，而非控制领域，这使得其对于目前多任务，编程复杂度不断提升的今天变得力不从心。

嵌入式微处理器成本比较低，执行复杂控制程序的能力强，但是数字信号处理的能力相对较差。在目前的多媒体实际应用中，既需要有很强的数字信号处理能力以便于对各种信号进行采样和分析，同时也需要有很强的控制能力支持多任务操作的需要。从目前现状发现微处理器和DSP正在逐步融合。因此在微处理器中，增加相应的DSP增强单元显得非常紧迫。

本专利提出的一种支持多模式的媒体增强流水线乘法单元是一个应用于数字信号处理领域的嵌入式处理器媒体编解码功能增强单元。该单元的本质是在嵌入式处理器中通过简单的扩展，保持其控制能力的同时，有效提升数字信号处理能力，达到部分DSP的功能。

发明内容

本发明的目的是提供一种支持多模式的媒体增强流水线乘法单元设计方法。

支持多模式的媒体增强流水线乘法单元设计方法特征如下：

1)根据汇编指令的不同类型动态选择普通单指令单数据乘法、单指令多数据乘法、多指令多数据乘法或高精度乘法；

2)上述四种乘法采用流水线设计；

3)将上述四种乘法运算分别分离为操作数准备和数据运算两个阶段，各个阶段单独处理；

4)多模式媒体增强流水线乘法单元的每个数据通路均能进行乘法和乘累加操作；

5)对于乘法单元的高精度乘法数据通路，通过增加流水线的深度，提高整体的性能；

6)多模式媒体增强流水线乘法单元设置整数和小数两种运算模式；

7)在乘累加运算中，对乘法运算后得到的中间结果进行了保护位的扩展，扩大加法运算的区间；

8)设置指令退休缓冲区，支持乘法和乘累加指令快速退休；

9)高位寄存器和低位寄存器物理上相互独立，逻辑上相连。

所述的根据汇编指令的不同类型动态选择普通单指令单数据乘法、单指令多数据乘法、多指令多数据乘法或高精度乘法：在媒体处理器指令集中，增加支持相应模式的汇编指令集，用户通过简单调用不同类型的指令，硬件自动选择对应的模式进行运算；单指令单数据模式指单条指令操作单个数据；单指令多数据模式指单条指令同时对多个数据进行操作；多指令多数据模式指同时执行多条指令对于多个数据进行操作；高精度乘法指操作数的宽度比普通乘法操作数宽的乘法操作，结果的精度也比普通乘法高。

所述的上述四种乘法采用流水线设计：分别将普通单指令单数据乘法、单指令多数据乘法、多指令多数据乘法或高精度乘法运算划分为若干步骤，每个时钟周期，流水线各级的硬件可并行执行不同指令的不同操作。

所述的将上述四种乘法运算分别分离为操作数准备和数据运算两个阶段，各个阶段单独处理：从抽象层次上将操作数的准备和数据的运算的过程相互独立，分别将其分配到不同的流水线级中，进行并行操作。

所述的多模式媒体增强流水线乘法单元的每个数据通路均能进行乘法和乘累加操作：每个数据通路作为单独的数据运算逻辑单元可以做乘法操作，也支持乘累加的运算，乘累加运算复用了乘法功能单元。

所述的多模式媒体增强流水线乘法单元设置整数和小数两种运算模式：乘法器根据用户配置，通过改变硬件数据通路的控制逻辑，分别执行小数的乘法和整数的乘法运算。