[发明专利]具使蚀刻速度均匀分布的阴极的掩模蚀刻等离子体反应器

说明书

技术领域

本发明涉及具有提供蚀刻速度均匀分布的阴极的掩模蚀刻等离子体反应器。

背景技术

在超大规模集成(ULSI)半导体晶圆处理中使用的光刻掩模的制造比半导体晶圆处理需要更高程度的蚀刻均匀性。单一掩模图案一般在石英掩模中占四平方英寸的面积。掩模图案的图像向下聚焦到单一芯片(die)的面积上(一平方英寸)，然后在整个晶圆上步进，形成用于蚀刻每片芯片的单一图像。在石英掩模中蚀刻掩模图案之前，通过扫描电子束将掩模图案写入到光刻胶中，这是一个耗时的工艺，致使掩模的成本非常高。掩模蚀刻工艺在整个掩模的表面上是不均匀的。而且，写入光刻胶图案的电子束本身是不均匀的，并在晶圆上45nm特征尺寸的情形下，在整个掩模上表现出临界尺寸(例如，线宽)约2-3nm的变化。(例如，该变化是所有所测线宽中3σ方差。)光刻胶临界尺寸中的这种不均匀性典型地在不同掩模源或消费者中变化。为了迎合目前的需要，掩模蚀刻工艺不能增加该变化大于1nm，以致在所蚀刻掩模图案中的变化不超过3-4nm。这些严格的要求由在石英掩模图案中衍射效应的使用而产生，以在晶圆上实现清晰的图像。以目前的技术难以迎合该需求。对于可能包括22nm晶圆特征尺寸的未来技术可能更难。该难点通过与蚀刻偏置的现象综合，其中在掩模蚀刻期间光刻胶图案的损耗致使石英掩模上所蚀刻图案的线宽(临界尺寸)减小。这些困难在掩模蚀刻工艺中是固有的，原因在于典型的掩模材料(例如，石英、铬、钼硅化物)的相对于光刻胶的蚀刻选择性典型地小于1，从而在掩模蚀刻工艺期间掩模光刻胶图案被蚀刻。

一些掩模图案需要在石英掩模中蚀刻精确限定深度的周期开口(opening)，这对于在通过掩模曝光晶圆期间实现干涉光束的非常精细的相位校准是很关键的。例如，在一种类型的相移掩模中，每条线由铬线和在铬线的每侧上暴露的细石英线限定，在一侧上的石英线蚀刻至精确的深度，该深度提供光线相对于穿过未蚀刻石英线路的光线的180度相移。为了精确控制石英中的蚀刻深度，蚀刻工艺必需通过周期中断而精确监控，以测量在石英中的蚀刻深度。每个该检查需要从掩模蚀刻反应腔室去除掩模，去除光刻胶，测量蚀刻深度，然后基于已用的蚀刻工艺时间估计需要达到目标蚀刻深度的剩余蚀刻工艺时间，沉积新的光刻胶，电子束在光刻胶上写上掩模图案，再次引入掩模到掩模蚀刻腔室中并重新开始蚀刻工艺。实现所需深度的剩余蚀刻时间的估计假定蚀刻速度保持稳定及均匀，因此是不可靠估计。该繁琐程序的问题包括低生产力和高成本以及光刻胶图案中污染或失效的增加的可能性。而且，由于需要精确控制蚀刻深度，看起来似乎没有办法解决该问题。

在临界尺寸变化中的小公差需要在整个掩模表面上蚀刻速度的非常均匀的分布。在石英材料中需要精确蚀刻深度的掩模中，存在两个临界尺寸，一个是线宽，另一个是蚀刻深度。两种类型的临界尺寸的均匀性都需要整个掩模上均匀的蚀刻速度分布。通过采用可以改变等离子体离子密度的径向分布的源功率施加器，诸如由叠在晶圆上的内和外线圈天线组成的感应源功率施加器，蚀刻速度分布的非均匀性可以降低到一定程度。然而，该方法仅能解决对称的非均匀性，即中心高或中心低的蚀刻速度分布。在实践中，蚀刻速度分布的非均匀性可能是非对称的，例如，诸如在掩模的一个角中的高蚀刻速度。更多基本的限制是掩模蚀刻工艺趋于具有这种中心非常低的蚀刻速度分布，因此可调部件诸如具有内和外线圈的该感应功率施加器，不能变换蚀刻速度分布脱离中心低的形式。

非均匀蚀刻速度分布的另一问题为蚀刻速度分布趋于在相同设计的不同反应器中大幅改变，并当关键部分或易耗损组件被取代时，诸如阴极的取代时，在相同反应器内大幅改变。蚀刻速度分布似乎对被替代部分的特征中的小变化非常敏感，在易耗损部件替换时具有不可预知的变化。

发明内容

本发明提供一种用于蚀刻诸如矩形或正方形掩模的等离子体蚀刻反应器。在一个方案中，反应器包括具有顶部和侧壁的真空腔室和在包括阴极的腔室内的工件支撑底座，该阴极具有用于支撑工件的表面。表面包含多个分立的区域，每个区域都由不同电学特性的各种材料形成。该区域可以相对于晶圆支撑底座的对称轴同心排列。在一个实施方式中，内区域包含导体材料而环形外区域包含绝缘体。在另一实施方式中，区域是不同电学特性的不同绝缘体材料。