[发明专利]一种面向视频标准应用的编解码器无效
| 申请号: | 200710119326.6 | 申请日: | 2007-07-20 |
| 公开(公告)号: | CN101090504A | 公开(公告)日: | 2007-12-19 |
| 发明(设计)人: | 孙义和;张延军 | 申请(专利权)人: | 清华大学 |
| 主分类号: | H04N7/50 | 分类号: | H04N7/50;H04N7/26 |
| 代理公司: | 北京众合诚成知识产权代理有限公司 | 代理人: | 李光松 |
| 地址: | 100084北*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 面向 视频 标准 应用 编解码器 | ||
技术领域
本发明属于视频通信领域,特别涉及一种面向视频标准应用的编解码器。具体说是基于可配置数字信号处理器核的可以在码率比较低的情况下得到比较高的图象质量。应用于视频手机等低码率视频通信,符合低码率视频编码标准。
背景技术
H.263是一种低码率视频编码标准;Gingko专用处理器结构是清华大学开发的可配置的处理器结构,图1为该可配置处理器结构的框图。如图所示,为了提高处理器的性能,该处理器结构的核心部分是一个基于超长指令字结构的可配置处理器核,处理器设计人员通过分析目标应用的特点,可以有针对性地对可配置处理器核进行配置,从而得到满足应用需求的处理器核。由于在多媒体信号处理算法中存在部分不适合采用数字信号处理器完成的功能模块(如可变长编码、可变长解码等),该处理器结构中还设计了用户自定义的专用功能单元接口,处理器设计人员可以自行设计实现这些功能的专用模块,通过该结构中的专用模块接口集成到目标处理器中。
可配置数字信号处理器核是整个结构的核心部分。为了满足多媒体信号处理应用的大运算量的需求,该处理器核采用了超长指令字(VLIW)结构。整个处理器核主要由指令存储器、数据存储器、指令读取单元、指令分发单元、指令执行单元(可配置功能单元)、通用寄存器堆、中断控制逻辑、控制寄存器以及外部设备访问端口(用户定制功能单元)等部分组成。为了能够灵活地设计出针对各种应用的目标处理器,该结构中的各个部分都采取了可配置的设计,处理器设计人员可以根据目标应用的特点合理地选择目标处理器的各个部分的实现方式。
用户定制功能单元由用户根据目标应用的特点专门设计,主要用于实现目标应用中不适合采用数字信号处理器完成的功能。数字信号处理器核通过控制寄存器对用户定制功能单元进行控制,并通过数据存储器完成与用户定制功能单元之间的数据交换。
处理器核采用控制寄存器和状态寄存器实现对用户自定义功能单元的控制。每个专用功能单元都有一些接收处理器核控制指令的控制寄存器,控制寄存器的个数由设计人员根据自定义功能单元的要求确定。处理器核通过改写相应控制寄存器中的内容对自定义功能单元进行控制。用户自定义功能单元的状态返回有两种模式,一种是通过状态寄存器的方式,每个用户自定义单元可以申请一个状态寄存器,该寄存器只能由其对应的用户自定义单元改写,对于处理器核来说,该状态寄存器为只读寄存器,处理器核可以通过读取状态寄存器中的内容来确定用户自定义单元的状态。另一种状态返回方式是用户自定义单元采用处理器核的外部中断来触发处理器核。采用这种方式时,用户自定义模块每次完成处理器核分发的任务以后就触发一次外部中断,告知处理器核分发下一个任务。
发明内容
本发明的目的提供是一种面向视频标准应用的编解码器。通过合理配置Gingko处理器结构,并设计一些面向H.263的专用硬件单元,实现一个高性能的H.263码流编解码处理器。其特征在于,该编解码器是一个可配置超长指令THUMchip数字信号处理器核,包括指令存储器(程序存储器)、指令读取单元、指令分发单元、可配置功能单元(指令执行单元)、全局寄存器堆、中断控制模块、控制状态寄存器、数据存储器以及用户定制功能单元(外部设备访问端口)。
所述可配置功能单元为THUMchip核心处理单元,THUMchip数据通路配置了八个数据通路,按照Gingko结构的分簇管理方案,八个功能单元分成A、B、C、D四个簇,每个簇包含两个功能单元及对应的本地寄存器堆,八个功能单元均选自Gingko结构提供的可配置功能单元。
所述数据存储器,在THUMchip中采用了专用存储器模式,在视频编解码过程中,主要需要存储的数据有以下几个部分:视频的原始数据和重构数据、经过离散余弦变换或量化以后的数据、图像的运动矢量数据等。并根据H.263标准的特点,为视频编解码过程中的不同阶段设计了专用的数据存储单元,包括:
主存储器用于存放视频图像的原始数据和重构数据,在H.263编码算法中,编码对象为一个宏块,对当前宏块的编码需要以前一帧数据作为参考。在THUMchip中采用主存储器保存需要编码的视频图像的原始数据和前一帧图像的重构数据。
中间结果存储器主要用于存放当前正在处理的宏块的中间结果,宏块编解码过程中需要经过离散余弦变换、量化、反量化、反离散余弦变换等运算。在这些运算过程中,运算的中间结果都将保存于中间结果存储器中,为了保持数据处理的精度,中间结果采用16比特数据保存。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710119326.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:基于IP方式的智能机房监控系统
- 下一篇:静电放电保护电路和终端电阻电路





