[发明专利]数据传输系统和数据传输方法

说明书

技术领域

本发明涉及通信领域，尤其涉及高码率数据传输系统和数据传输方法。

背景技术

Turbo码是一种纠错能力很强的码，它的编码器由两个或多个子编码器通过串联或并联的方式构成。通常，普遍使用的Turbo编码器是由两个递归卷积子编码器并联而成，输入信息位的一路直接送入子编码器1，另一路则经过交织后送入子编码器2，编完码后的数据经过打孔器打孔后，再进行复接，即可得到合适的码率输出。

在LTE协议中使用的Turbo编码器是由两个编码器并联而构成的。图1是LTE中所用的Turbo码编码器的结构图。如图1所示，该编码器包括递归卷积编码器1、递归卷积编码器2、交织器、打孔器和复接。该编码器的作用是对输入数据的顺序进行重新编排，从而调整权重的分布，以使递归卷积编码器1的输入比特流的权重分布与递归卷积编码器2的输入比特流的权重分布不同，并对两个递归卷积编码器输出的比特流进行打孔抽样和并串转换。

Turbo码的解码可以采用最大似然法译码(例如SOVA)算法，也可以采用最大后验概率译码(MAP)算法，这两种方法在Turbo解码中都使用递归迭代的方式。

Turbo码由于需要交织和迭代译码，造成时延比较大，从而产生错误平层效应，因此通常应用在实时要求不高的数据传输业务中。在WCDMA和CDMA2000标准中都采用了并行级联的Turbo码作为数据业务的信道编解码方式。

发明内容

针对上述问题，本发明的目的是提供一种高码率数据传输系统和方法，本发明的技术方案可有效克服使用传统打孔方式产生的错误平层效应，从而提高译码性能。

为实现上述目的，根据本发明的一方面的数据传输方法由1/3码率获得更高的码率，该方法包括：步骤一，发送端按照1/3速率进行Turbo编码，分别输出系统比特X、及其对应的第一校验比特Y1和第二校验比特Y2；步骤二，系统比特X、及其对应的第一校验比特Y1和第二校验比特Y2均以4个比特为一个周期，在每个周期，删除系统比特X的第4个比特，保留其余系统比特；删除第一校验比特Y1的第2个比特，保留其余第一校验比特；删除第二校验比特Y2的第1个比特和第3个比特，保留其余第二校验比特；步骤三，将处理后的数据进行复接，删除的比特位由后面的比特依次补上，以获得1/2编码速率的数据并将数据发送至接收端；步骤四，接收端接收到来自发送端的数据后，将编码时删除的比特位置处补0，把该处的数据依次以后并按照1/3编码速率进行解码。

根据本发明的一方面的数据传输系统包括：数据发送装置，用于按照1/3速率进行Turbo编码，分别输出系统比特X、及其对应的第一校验比特Y1和第二校验比特Y2，其中，系统比特X、及其对应的第一校验比特Y1和第二校验比特Y2均以4个比特为一个周期，在每个周期，数据发送装置删除系统比特X的第4个比特，保留其余系统比特；删除第一校验比特Y1的第2个比特，保留其余第一校验比特；删除第二校验比特Y2的第1个比特和第3个比特，保留其余第二校验比特，并将处理后的数据进行复接，删除的比特位由后面的比特依次补上，以获得1/2编码速率的数据并将数据发送至数据接收装置；以及数据接收装置，用于在接收到来自发送端的数据后，将编码时删除的比特位置处补0，把该处的数据依次后移并按照1/3编码速率进行解码。

根据本发明的另一方面的数据传输方法包括：步骤一，发送端按照1/3速率进行Turbo编码，分别输出系统比特X、及其对应的第一校验比特Y1和第二校验比特Y2；步骤二，系统比特X、及其对应的第一校验比特Y1和第二校验比特Y2均以4个比特为一个周期，在每个周期，删除系统比特X的第1个比特，保留其余系统比特；删除第一校验比特Y1的第2个和第4个比特，保留其余第一校验比特；删除第二校验比特Y2的第2个、第3个和第4比特，保留其余第二校验比特；步骤三，将处理后的数据进行复接，删除的比特位由后面的比特依次补上，以获得2/3编码速率的数据并将数据发送至接收端；步骤四，接收端接收到来自发送端的数据后，将编码时删除的比特位置处补0，把该处的数据依次后移并按照1/3编码速率进行解码。