[发明专利]电路开路检测系统及其方法

说明书

发明领域

本发明涉及一种检测系统及其方法，并且尤其涉及一种检测电子元件的接脚与电路装配间是否有发生空焊的检测系统及其方法。

技术背景

在组装电路板(Print Circuit Board Assembly，PCBA)的测试中，在生产线前端测试时，相当重要的一个步骤即为检查印刷电路板(Print Circuit Boards)上的每一颗集成电路(IntegratedCircuits，ICs)或连接器(Connectors)等电子元件，是否稳固并正确地连接至印刷电路板上，这样的测试可减少后端功能测试(Functional Test)时所发生的不良，并有效检测出前端的制程缺陷(Manufacture Defects)。一般线上测试机(In-Circuit Tester，ICT)采用所谓的制程缺陷分析仪(Manufacture Defect Analyzer，MDA)以自动并快速地找出分布在印刷电路板上的电子元件因前端制程造成的元件损毁、元件短路、元件空焊、元件错件等制程错误，但此制程缺陷分析仪只针对类比元件的测试方式占有优势，对于数字电路的测试，如客户端自订的ASIC等，则需复杂的测试档案，才能达成较完整的检测。

对于集成电路或连接器与印刷电路板间连接的测试，电容耦合检测法(Capacitive Coupling Test)则为一个相当便利、可靠、非向量(Vector-less)模式且非破坏性接触的测试法。此检测方法利用集成电路的连接导线(Lead frame)与外加感应电极片(Sensor Plate)间所形成的等效感应电容，使集成电路的连接导线与外加感应电极片间存在微弱的连接关系，耦合后信号的大小则供我们判断该电子元件的连接状况。施加交流小信号至集成电路的测试接脚，若集成电路或连接器与印刷电路板间的连接正常，则此交流小信号会经由此介面产生的感应电容耦合至感应电极片，而得到参考电位A，反之若集成电路与印刷电路板间的连接异常，则此介面的感应电容值降低，信号不易耦合至感应电极片，此时也可得参考电位B。藉由此交流小信号的量大小变化即可判断集成电路是否正常连接至印刷电路板，而此技术由美商安捷伦(Agilent Technologies)于1993年提出专利(专利号US5254953)，并广泛应用于代工厂的生产线中。但随着半导体与集成电路制程的进步，集成电路的封装朝高密度、小体积的趋势演进，这样的结果造成集成电路的连接导线大幅缩小，这个现象尤其在锡球闸阵列封装(Ball Grid Array，BGA)或一些先进制程封装中特别明显。连接器方面，新型连接器如PCI-E、DDR2/3、CPU Socket等连接器的导线皆内缩许多，而导线的几何形状改变或缩小将造成感应电极片与连接导线间的感应电容大幅缩小，信号不易耦合至感应电极片上，以致后方信号处理不易，进而造成检测信号的信号噪声比(Signal to Noise Ratio，S/NRatio)陡降，提高误判率及降低集成电路或连接器与印刷电路板连接的可测度。

公知技术所提出的电容耦合检测专利其测试的临界值约在20fF左右(1fF＝10^-15 Farad)，低于此值的感应电容值则无法检测判断，通常一个标准的锡球闸阵列封装大约有30～40％的接脚低于这个测试值。故知此公知技术所提出的信号处理方式已不足以涵盖产线中大量使用锡球闸阵列封装的情形，尤其在高密度接脚的集成电路中，感应电容值下降的情形更为明显，故有必要提出新的信号处理方式，解决在检测中发生测试涵盖率偏低的问题。

另如美国专利号US5486753、US539199所提出的同时且多通道的检测方式，也是使用电容耦合的方式，但架构复杂，难以实现于具有低成本要求的线上测试机。另外在台湾专利号TW540709提出的电场检测装置中，其架构复杂，且检测用的探针与治具与主流市场不合，成本相对提高。

因此，有需要改善上述公知技术所具有的缺点，以期能在提高检测率的同时且亦能降低成本。

发明内容

本发明提供一种检测系统及其检测方法，以有效检测出例如电子元件的接脚是否确切地连接于电路装配。